半导体器件和包括该半导体器件的电子系统

    公开(公告)号:CN119183293A

    公开(公告)日:2024-12-24

    申请号:CN202410023293.9

    申请日:2024-01-05

    Abstract: 一种半导体器件包括:电路区域,包括衬底上的外围电路;以及单元区域,与电路区域相邻。单元区域包括单元阵列区域和连接区域。单元区域还包括:栅极堆叠,包括交替地堆叠在衬底上的层间绝缘层和栅电极;沟道,在单元阵列区域中,该沟道延伸穿过栅极堆叠;主支撑件,在连接区域中,该主支撑件延伸穿过栅极堆叠;以及接触电极,在连接区域中,该接触电极穿过栅极堆叠连接到栅电极。主支撑件包括:第一部分,沿第一方向延伸;以及第二部分,在与第一方向交叉的第二方向上从第一部分沿延伸。接触电极的至少一部分被主支撑件的第一部分和第二部分围绕。

    半导体器件和包括该半导体器件的电子系统

    公开(公告)号:CN119212393A

    公开(公告)日:2024-12-27

    申请号:CN202410430965.8

    申请日:2024-04-11

    Abstract: 本公开涉及半导体器件和包括该半导体器件的电子系统,该半导体器件包括:第一基板;布线层,在第一基板上;第二基板,在布线层上并包括导电材料;第一水平导电层和第二水平导电层,依次堆叠在第二基板上并连接到第二基板;栅极堆叠结构,包括交替地堆叠在第二水平导电层上的层间绝缘层和栅电极;沟道结构,穿过栅极堆叠结构并连接到第二基板;第一电容器电极,在与第二基板相同的层上;第二电容器电极,与第一电容器电极重叠;以及第一电介质层,在第一电容器电极和第二电容器电极之间,其中,第二电容器电极在与布线层、第二基板、第一水平导电层和栅电极中的至少一个相同的层上。

    半导体存储器件
    6.
    发明公开

    公开(公告)号:CN118695598A

    公开(公告)日:2024-09-24

    申请号:CN202410328849.5

    申请日:2024-03-21

    Abstract: 一种半导体存储器件包括:基板;在基板上的多个栅极堆叠结构,所述多个栅极堆叠结构包括多条栅极线和在所述多条栅极线之间的多个绝缘膜;与所述多条栅极线交替堆叠的多个第一分离绝缘膜,其中所述多个栅极堆叠结构和所述多个第一分离绝缘膜限定接触孔;在接触孔中并接触所述多个栅极堆叠结构的接触电极;以及一个或更多个第二分离绝缘膜,在所述多个栅极堆叠结构中的一个或更多个的最上面的栅极线上并将接触电极与最上面的栅极线分离。

    晶体管和包括晶体管的半导体存储器件

    公开(公告)号:CN119604023A

    公开(公告)日:2025-03-11

    申请号:CN202411149955.3

    申请日:2024-08-21

    Abstract: 公开了一种晶体管和包括晶体管的半导体存储器件。所述晶体管包括:衬底,所述衬底包括有源区;所述衬底中的元件隔离膜,所述元件隔离膜限定了所述有源区;位于所述元件隔离膜的下表面上的第一杂质区;位于所述衬底中的第二杂质区;位于所述衬底上并且在第一方向上延伸的栅电极;位于所述栅电极的至少一侧上的源极/漏极区域;位于所述源极/漏极区域上的第一源极/漏极接触组;以及位于所述源极/漏极区域上并且在所述第一方向上与所述第一源极/漏极接触组间隔开的第二源极/漏极接触组,其中所述第二杂质区位于所述第一源极/漏极接触组与所述第二源极/漏极接触组之间。

    垂直存储器装置
    10.
    发明公开

    公开(公告)号:CN117858511A

    公开(公告)日:2024-04-09

    申请号:CN202311279217.6

    申请日:2023-09-28

    Abstract: 提供了一种垂直存储器装置。所述垂直存储器装置包括:基底、第一子半导体图案和第二子半导体图案以及第一单元结构和第二单元结构。基底包括第一区域和第二区域,第二区域在第一方向上具有与第一区域相同的长度,第一区域在与第一方向垂直的第二方向上具有第一宽度,并且第二区域在第二方向上具有比第一宽度小的第二宽度。第一子半导体图案覆盖第一区域,并且第一子半导体图案的一部分具有第一厚度。第二子半导体图案覆盖第二区域,并且具有比第一厚度小的第二厚度。第一共源极接触件和第二共源极接触件分别设置在第一图案和第二图案的在第二方向上的边缘上。

Patent Agency Ranking