-
公开(公告)号：CN101626021A
公开(公告)日：2010-01-13
申请号：CN200910140192.5
申请日：2009-07-10
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L29/78 , H01L29/417
CPC classification number: H01L27/11573 , H01L21/823425 , H01L27/0207 , H01L27/105 , H01L27/11519 , H01L27/11526 , H01L27/11531 , H01L27/11568 , H01L29/78
Abstract: 本发明提供一种包括驱动晶体管的半导体装置。一种半导体装置包括在衬底中限定的驱动有源区和在该驱动有源区处设置的至少三个驱动晶体管。所述驱动晶体管共享一个公共源极/漏极，并且每个驱动晶体管包括相互独立的单独源极/漏极。所述公共源极/漏极和单独源极/漏极被设置在驱动有源区中。
-
公开(公告)号：CN101299442A
公开(公告)日：2008-11-05
申请号：CN200810008714.1
申请日：2008-01-24
Applicant: 三星电子株式会社
IPC: H01L29/788 , H01L29/423 , H01L27/115 , H01L21/28 , H01L21/336 , H01L21/8247
CPC classification number: H01L29/42324 , H01L21/28273 , H01L29/66825 , H01L29/7881
Abstract: 一种存储器件包括衬底中的相邻隔离层之间的衬底上的第一浮栅电极，该第一浮栅电极的至少一部分在相邻隔离层的一部分上面突出；第二浮栅电极，在相邻隔离层的至少一个上，电连接到第一浮栅电极；该第一和第二浮栅电极上方的介电层；以及该介电层及第一和第二浮栅电极上方的控制栅。
-
公开(公告)号：CN101299442B
公开(公告)日：2013-05-08
申请号：CN200810008714.1
申请日：2008-01-24
Applicant: 三星电子株式会社
IPC: H01L29/788 , H01L29/423 , H01L27/115 , H01L21/28 , H01L21/336 , H01L21/8247
CPC classification number: H01L29/42324 , H01L21/28273 , H01L29/66825 , H01L29/7881
Abstract: 一种存储器件包括衬底中的相邻隔离层之间的衬底上的第一浮栅电极，该第一浮栅电极的至少一部分在相邻隔离层的一部分上面突出；第二浮栅电极，在相邻隔离层的至少一个上，电连接到第一浮栅电极；该第一和第二浮栅电极上方的介电层；以及该介电层及第一和第二浮栅电极上方的控制栅。
-
公开(公告)号：CN101719381A
公开(公告)日：2010-06-02
申请号：CN200910178279.1
申请日：2009-10-09
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , H01L27/11521 , H01L27/11524
Abstract: 本发明提供了一种具有公共位线结构的非易失性存储器件，其包括具有NAND单元阵列结构的多个单位元件，其布置在多个存储串的每个中且每个单位元件包括控制栅极和电荷存储层。多条公共位线每条公共连接到存储串中一对存储串的每个的端部。设置了具有第一驱动电压的第一选择晶体管和与第一选择晶体管串联并具有小于第一驱动电压的第二驱动电压的多个第二选择晶体管。第一和第二选择晶体管布置在公共位线与存储串的单位元件之间。第一串选择线连接到一对存储串的第一存储串的第一和第二选择晶体管之一。第二串选择线连接到一对存储串的第二存储串的第一和第二选择晶体管之一。多条字线连接到具有NAND单元阵列结构且布置在相同行中的单位元件的控制栅极。
-
Patent Agency Ranking
公开(公告)号：CN111312717B
公开(公告)日：2023-12-08
申请号：CN201910890831.3
申请日：2019-09-20
Applicant: 三星电子株式会社
Abstract: 本公开提供了三维(3D)半导体存储器件。在一种3D半导体存储器件中，堆叠结构包括多个电极和设置在所述多个电极之间的第一绝缘层。堆叠结构在连接区上具有阶梯结构。垂直沟道结构穿透单元阵列区上的堆叠结构。垂直虚设结构穿透连接区上的阶梯结构的至少一部分。第二绝缘层选择性地设置在单元阵列区上。第二绝缘层的最大厚度在从第二绝缘层上的第一绝缘层的最大厚度的1.5倍至10倍的范围内。垂直沟道结构包括在第二绝缘层的顶表面的水平面处的突然直径变化部分。突然直径变化部分具有平行于第二绝缘层的顶表面并与第二绝缘层的顶表面基本上共平面的表面。
-
公开(公告)号：CN111312717A
公开(公告)日：2020-06-19
申请号：CN201910890831.3
申请日：2019-09-20
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 本公开提供了三维(3D)半导体存储器件。在一种3D半导体存储器件中，堆叠结构包括多个电极和设置在所述多个电极之间的第一绝缘层。堆叠结构在连接区上具有阶梯结构。垂直沟道结构穿透单元阵列区上的堆叠结构。垂直虚设结构穿透连接区上的阶梯结构的至少一部分。第二绝缘层选择性地设置在单元阵列区上。第二绝缘层的最大厚度在从第二绝缘层上的第一绝缘层的最大厚度的1.5倍至10倍的范围内。垂直沟道结构包括在第二绝缘层的顶表面的水平面处的突然直径变化部分。突然直径变化部分具有平行于第二绝缘层的顶表面并与第二绝缘层的顶表面基本上共平面的表面。
-
公开(公告)号：CN111276488B
公开(公告)日：2024-03-12
申请号：CN201911147656.5
申请日：2019-11-21
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件包括：基板，包括单元区域和外围电路区域；在单元区域上的堆叠结构，该堆叠结构包括彼此分隔并依次堆叠的多个栅极图案；半导体图案，穿过堆叠结构连接到基板；外围电路元件，在外围电路区域上；第一层间绝缘膜，在单元区域和外围电路区域上，该第一层间绝缘膜覆盖外围电路元件；以及下接触，穿过第一层间绝缘膜连接到外围电路元件，下接触的顶表面的高度低于或等于所述多个栅极图案中在第一层间绝缘膜上的最下面的栅极图案的底表面的高度。
-
公开(公告)号：CN111276488A
公开(公告)日：2020-06-12
申请号：CN201911147656.5
申请日：2019-11-21
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 一种非易失性存储器件包括：基板，包括单元区域和外围电路区域；在单元区域上的堆叠结构，该堆叠结构包括彼此分隔并依次堆叠的多个栅极图案；半导体图案，穿过堆叠结构连接到基板；外围电路元件，在外围电路区域上；第一层间绝缘膜，在单元区域和外围电路区域上，该第一层间绝缘膜覆盖外围电路元件；以及下接触，穿过第一层间绝缘膜连接到外围电路元件，下接触的顶表面的高度低于或等于所述多个栅极图案中在第一层间绝缘膜上的最下面的栅极图案的底表面的高度。
-
公开(公告)号：CN101626021B
公开(公告)日：2014-01-29
申请号：CN200910140192.5
申请日：2009-07-10
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L29/78 , H01L29/417
CPC classification number: H01L27/11573 , H01L21/823425 , H01L27/0207 , H01L27/105 , H01L27/11519 , H01L27/11526 , H01L27/11531 , H01L27/11568 , H01L29/78
Abstract: 本发明提供一种包括驱动晶体管的半导体装置。一种半导体装置包括在衬底中限定的驱动有源区和在该驱动有源区处设置的至少三个驱动晶体管。所述驱动晶体管共享一个公共源极/漏极，并且每个驱动晶体管包括相互独立的单独源极/漏极。所述公共源极/漏极和单独源极/漏极被设置在驱动有源区中。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.024 seconds)
