-
公开(公告)号：CN102024822A
公开(公告)日：2011-04-20
申请号：CN201010283670.0
申请日：2010-09-15
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L27/02 , H01L27/06 , H01L21/8247
CPC classification number: H01L27/11531 , H01L27/11526 , H01L28/20 , H01L28/24
Abstract: 本申请提供了一种包括电阻器的半导体器件及其制造方法的实施例。该半导体器件包括：模型图案，被布置在半导体衬底上以限定沟槽；电阻图案，包括本体区以及第一接触区和第二接触区，本体区覆盖沟槽的底部和侧壁，第一接触区和第二接触区分别在模型图案的上表面上从本体区开始延伸；以及第一线和第二线，分别接触第一接触区和第二接触区。
-
公开(公告)号：CN101719381A
公开(公告)日：2010-06-02
申请号：CN200910178279.1
申请日：2009-10-09
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , H01L27/11521 , H01L27/11524
Abstract: 本发明提供了一种具有公共位线结构的非易失性存储器件，其包括具有NAND单元阵列结构的多个单位元件，其布置在多个存储串的每个中且每个单位元件包括控制栅极和电荷存储层。多条公共位线每条公共连接到存储串中一对存储串的每个的端部。设置了具有第一驱动电压的第一选择晶体管和与第一选择晶体管串联并具有小于第一驱动电压的第二驱动电压的多个第二选择晶体管。第一和第二选择晶体管布置在公共位线与存储串的单位元件之间。第一串选择线连接到一对存储串的第一存储串的第一和第二选择晶体管之一。第二串选择线连接到一对存储串的第二存储串的第一和第二选择晶体管之一。多条字线连接到具有NAND单元阵列结构且布置在相同行中的单位元件的控制栅极。
-
Patent Agency Ranking
公开(公告)号：CN110797388A
公开(公告)日：2020-02-14
申请号：CN201910571224.0
申请日：2019-06-28
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/41 , H01L21/336 , H01L29/78
Abstract: 提供了一种半导体器件，所述半导体器件包括：衬底，所述衬底具有第一区域和第二区域；第一晶体管，所述第一晶体管包括设置在所述第一区域中的单个第一有源鳍、与所述单个第一有源鳍相交的第一栅电极以及设置在所述单个第一有源鳍的第一凹陷中的单个第一源极/漏极层；以及第二晶体管，所述第二晶体管包括设置在所述第二区域中的多个第二有源鳍、与所述多个第二有源鳍相交的第二栅电极以及分别设置在所述多个第二有源鳍的第二凹陷中的多个第二源极/漏极层。所述单个第一有源鳍和所述多个第二有源鳍可以具有第一导电类型，并且所述第一凹陷的深度可以小于每一个所述第二凹陷的深度。
-
公开(公告)号：CN110690289B
公开(公告)日：2025-04-08
申请号：CN201910608974.0
申请日：2019-07-05
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：衬底，该衬底包括第一区域和第二区域；第一界面层，该第一界面层设置在第一区域中的衬底上并具有第一厚度；第二界面层，该第二界面层设置在第二区域中的衬底上，其中第二界面层包括小于第一厚度的第二厚度；第一栅绝缘层，该第一栅绝缘层设置在第一界面层上并包括第一铁电材料层；第二栅绝缘层，该第二栅绝缘层设置在第二界面层上；第一栅电极，该第一栅电极设置在第一栅绝缘层上；以及第二栅电极，该第二栅电极设置在第二栅绝缘层上。
-
公开(公告)号：CN110797388B
公开(公告)日：2024-09-17
申请号：CN201910571224.0
申请日：2019-06-28
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/41 , H01L21/336 , H01L29/78
Abstract: 提供了一种半导体器件，所述半导体器件包括：衬底，所述衬底具有第一区域和第二区域；第一晶体管，所述第一晶体管包括设置在所述第一区域中的单个第一有源鳍、与所述单个第一有源鳍相交的第一栅电极以及设置在所述单个第一有源鳍的第一凹陷中的单个第一源极/漏极层；以及第二晶体管，所述第二晶体管包括设置在所述第二区域中的多个第二有源鳍、与所述多个第二有源鳍相交的第二栅电极以及分别设置在所述多个第二有源鳍的第二凹陷中的多个第二源极/漏极层。所述单个第一有源鳍和所述多个第二有源鳍可以具有第一导电类型，并且所述第一凹陷的深度可以小于每一个所述第二凹陷的深度。
-
公开(公告)号：CN110690289A
公开(公告)日：2020-01-14
申请号：CN201910608974.0
申请日：2019-07-05
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423
Abstract: 一种半导体器件包括：衬底，该衬底包括第一区域和第二区域；第一界面层，该第一界面层设置在第一区域中的衬底上并具有第一厚度；第二界面层，该第二界面层设置在第二区域中的衬底上，其中第二界面层包括小于第一厚度的第二厚度；第一栅绝缘层，该第一栅绝缘层设置在第一界面层上并包括第一铁电材料层；第二栅绝缘层，该第二栅绝缘层设置在第二界面层上；第一栅电极，该第一栅电极设置在第一栅绝缘层上；以及第二栅电极，该第二栅电极设置在第二栅绝缘层上。
-
公开(公告)号：CN102024822B
公开(公告)日：2016-03-23
申请号：CN201010283670.0
申请日：2010-09-15
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L27/02 , H01L27/06 , H01L21/8247
CPC classification number: H01L27/11531 , H01L27/11526 , H01L28/20 , H01L28/24
Abstract: 本申请提供了一种包括电阻器的半导体器件及其制造方法的实施例。该半导体器件包括：模型图案，被布置在半导体衬底上以限定沟槽；电阻图案，包括本体区以及第一接触区和第二接触区，本体区覆盖沟槽的底部和侧壁，第一接触区和第二接触区分别在模型图案的上表面上从本体区开始延伸；以及第一线和第二线，分别接触第一接触区和第二接触区。
-
-
-
-
-
-
Search Results
7
records
(took 0.019 seconds)
