-
公开(公告)号：CN113571508A
公开(公告)日：2021-10-29
申请号：CN202110417636.6
申请日：2021-04-19
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置。所述半导体装置包括：基底，具有由器件隔离膜限定并提供第一沟道区的有源区；第一源/漏区，位于第一沟道区的第一侧和第二侧上的有源区中；栅极结构，具有顺序地布置在有源区上的第一栅极绝缘膜、共用栅电极和第二栅极绝缘膜；覆盖半导体层，位于第二栅极绝缘膜上并且与有源区电分离以提供第二沟道区；第二源/漏区，位于第二沟道区的第一侧和第二侧上的覆盖半导体层中；第一源极/漏极接触件和第二源极/漏极接触件，分别连接到第一源/漏区和第二源/漏区；以及共用栅极接触件，连接到共用栅电极。
-
公开(公告)号：CN117858511A
公开(公告)日：2024-04-09
申请号：CN202311279217.6
申请日：2023-09-28
Applicant: 三星电子株式会社
Abstract: 提供了一种垂直存储器装置。所述垂直存储器装置包括：基底、第一子半导体图案和第二子半导体图案以及第一单元结构和第二单元结构。基底包括第一区域和第二区域，第二区域在第一方向上具有与第一区域相同的长度，第一区域在与第一方向垂直的第二方向上具有第一宽度，并且第二区域在第二方向上具有比第一宽度小的第二宽度。第一子半导体图案覆盖第一区域，并且第一子半导体图案的一部分具有第一厚度。第二子半导体图案覆盖第二区域，并且具有比第一厚度小的第二厚度。第一共源极接触件和第二共源极接触件分别设置在第一图案和第二图案的在第二方向上的边缘上。
-
公开(公告)号：CN108695339A
公开(公告)日：2018-10-23
申请号：CN201810311074.5
申请日：2018-04-09
Applicant: 三星电子株式会社
IPC: H01L27/11582
Abstract: 本发明提供了一种三维半导体装置及其制造方法。三维半导体装置包括：堆叠结构，其包括交替地堆叠在衬底上的绝缘层和电极；衬底与堆叠结构之间的水平半导体图案；竖直半导体图案，其穿过堆叠结构，并且连接至水平半导体图案；以及位于堆叠结构的一侧的共源极插塞。堆叠结构、水平半导体图案和共源极插塞在第一方向上延伸。水平半导体图案包括在第一方向上延伸的第一侧壁。第一侧壁具有朝着共源极插塞突出的突起。
-
公开(公告)号：CN115458532A
公开(公告)日：2022-12-09
申请号：CN202210538868.1
申请日：2022-05-18
Applicant: 三星电子株式会社
Abstract: 一种半导体装置包括：其中具有凹陷的衬底，该凹陷部分地填充有至少两个半导体有源区。该凹陷具有侧壁和底部，该侧壁和底部充分地衬有相应的衬底绝缘层，使得该至少两个半导体有源区与围绕凹陷的侧壁和底部的衬底电隔离。提供侧壁绝缘层，其作为至少两个半导体有源区中的第一半导体有源区和第二半导体有源区之间的隔离物延伸，使得至少两个半导体有源区中的第一半导体有源区和第二半导体有源区彼此电隔离。第一栅电极和第二栅电极分别设置在第一半导体有源区和第二半导体有源区中。
-
Patent Agency Ranking
公开(公告)号：CN110581135A
公开(公告)日：2019-12-17
申请号：CN201910468598.X
申请日：2019-05-31
Applicant: 三星电子株式会社
Inventor： 李昭贤
IPC: H01L27/11524 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11575 , H01L27/11582
Abstract: 提供了半导体器件及其制造方法。一种半导体器件包括栅电极的垂直堆叠。所述栅电极以不同的长度延伸以提供接触区域。所述栅电极具有导电区域和绝缘区域。接触栓填充在所述接触区域中穿过所述栅电极的堆叠的接触孔。所述接触栓连接到所述栅电极。所述接触栓在所述接触区域中穿过一个栅电极的导电区域并电连接到该栅电极，并且穿过其他栅电极的所述绝缘区域。所述绝缘区域在所述栅电极与所述接触栓相交的区域中设置在所述接触孔的外部。
-
公开(公告)号：CN110581135B
公开(公告)日：2024-05-28
申请号：CN201910468598.X
申请日：2019-05-31
Applicant: 三星电子株式会社
Inventor： 李昭贤
Abstract: 提供了半导体器件及其制造方法。一种半导体器件包括栅电极的垂直堆叠。所述栅电极以不同的长度延伸以提供接触区域。所述栅电极具有导电区域和绝缘区域。接触栓填充在所述接触区域中穿过所述栅电极的堆叠的接触孔。所述接触栓连接到所述栅电极。所述接触栓在所述接触区域中穿过一个栅电极的导电区域并电连接到该栅电极，并且穿过其他栅电极的所述绝缘区域。所述绝缘区域在所述栅电极与所述接触栓相交的区域中设置在所述接触孔的外部。
-
公开(公告)号：CN117896988A
公开(公告)日：2024-04-16
申请号：CN202310700094.2
申请日：2023-06-13
Applicant: 三星电子株式会社
Abstract: 竖直非易失性存储器件可以包括：外围电路部分，包括存储单元驱动电路和连接布线；第一氢扩散阻挡层，位于外围电路部分上方；第一绝缘层，位于第一氢扩散阻挡层上方；公共源极线层，位于第一绝缘层上方；第二氢扩散阻挡层，位于第一绝缘层上方；以及存储单元堆叠结构，位于公共源极线层和第二氢扩散阻挡层上方。
-
公开(公告)号：CN108695339B
公开(公告)日：2023-09-05
申请号：CN201810311074.5
申请日：2018-04-09
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种三维半导体装置及其制造方法。三维半导体装置包括：堆叠结构，其包括交替地堆叠在衬底上的绝缘层和电极；衬底与堆叠结构之间的水平半导体图案；竖直半导体图案，其穿过堆叠结构，并且连接至水平半导体图案；以及位于堆叠结构的一侧的共源极插塞。堆叠结构、水平半导体图案和共源极插塞在第一方向上延伸。水平半导体图案包括在第一方向上延伸的第一侧壁。第一侧壁具有朝着共源极插塞突出的突起。
-
公开(公告)号：CN113921529A
公开(公告)日：2022-01-11
申请号：CN202110776606.4
申请日：2021-07-09
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11582
Abstract: 一种半导体存储器件包括：第一堆叠结构，包括第一阶梯部分；第二堆叠结构，在第一堆叠结构上并包括与第一阶梯部分重叠的第二阶梯部分；第一接触插塞，穿透第一堆叠结构和第二堆叠结构、电连接到第一堆叠结构并且不电连接到第二堆叠结构；以及第二接触插塞，穿透第一堆叠结构和第二堆叠结构、电连接到第二堆叠结构并且不电连接到第一堆叠结构。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.021 seconds)
