公开(公告)号：CN113921529A

公开(公告)日：2022-01-11

申请号：CN202110776606.4

申请日：2021-07-09

Applicant: 三星电子株式会社

Inventor： 李昭贤 ,  文成洙 ,  李载悳 ,  朱益亨

IPC: H01L27/11565 ,  H01L27/1157 ,  H01L27/11582

Abstract: 一种半导体存储器件包括：第一堆叠结构，包括第一阶梯部分；第二堆叠结构，在第一堆叠结构上并包括与第一阶梯部分重叠的第二阶梯部分；第一接触插塞，穿透第一堆叠结构和第二堆叠结构、电连接到第一堆叠结构并且不电连接到第二堆叠结构；以及第二接触插塞，穿透第一堆叠结构和第二堆叠结构、电连接到第二堆叠结构并且不电连接到第一堆叠结构。

公开(公告)号：CN119967901A

公开(公告)日：2025-05-09

申请号：CN202411141819.X

申请日：2024-08-20

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  金志荣 ,  朱益亨 ,  成锡江 ,  李世勋

IPC: H10D84/85 ,  H10D84/03 ,  H10B43/27 ,  H10B43/40 ,  H10B80/00

Abstract: 提供了半导体器件和包括该半导体器件的电子系统。该半导体器件包括半导体基板和设置在半导体基板上的第一晶体管。第一晶体管包括设置在半导体基板上的绝缘结构、设置在绝缘结构上并且包括第一半导体层并且在与半导体基板交叉的方向上延伸的沟道区域、电连接到沟道区域的第一源极区域和第一漏极区域、设置在沟道区域上的第一栅极绝缘层、以及设置在第一栅极绝缘层上的第一栅电极。作为第一源极区域和第一漏极区域中的一个的第一区域和作为第一源极区域和第一漏极区域中的另一个的第二区域包括不同的材料或具有不同的晶体结构。

公开(公告)号：CN113571508A

公开(公告)日：2021-10-29

申请号：CN202110417636.6

申请日：2021-04-19

Applicant: 三星电子株式会社

Inventor： 李昭贤 ,  文成洙 ,  李载悳 ,  朱益亨

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/78

Abstract: 公开了一种半导体装置。所述半导体装置包括：基底，具有由器件隔离膜限定并提供第一沟道区的有源区；第一源/漏区，位于第一沟道区的第一侧和第二侧上的有源区中；栅极结构，具有顺序地布置在有源区上的第一栅极绝缘膜、共用栅电极和第二栅极绝缘膜；覆盖半导体层，位于第二栅极绝缘膜上并且与有源区电分离以提供第二沟道区；第二源/漏区，位于第二沟道区的第一侧和第二侧上的覆盖半导体层中；第一源极/漏极接触件和第二源极/漏极接触件，分别连接到第一源/漏区和第二源/漏区；以及共用栅极接触件，连接到共用栅电极。

公开(公告)号：CN115458532A

公开(公告)日：2022-12-09

申请号：CN202210538868.1

申请日：2022-05-18

Applicant: 三星电子株式会社

Inventor： 李昭贤 ,  文成洙 ,  李载德 ,  朱益亨

IPC: H01L27/12 ,  H01L21/77

Abstract: 一种半导体装置包括：其中具有凹陷的衬底，该凹陷部分地填充有至少两个半导体有源区。该凹陷具有侧壁和底部，该侧壁和底部充分地衬有相应的衬底绝缘层，使得该至少两个半导体有源区与围绕凹陷的侧壁和底部的衬底电隔离。提供侧壁绝缘层，其作为至少两个半导体有源区中的第一半导体有源区和第二半导体有源区之间的隔离物延伸，使得至少两个半导体有源区中的第一半导体有源区和第二半导体有源区彼此电隔离。第一栅电极和第二栅电极分别设置在第一半导体有源区和第二半导体有源区中。