半导体器件和包括半导体器件的电子系统

    公开(公告)号:CN119993939A

    公开(公告)日:2025-05-13

    申请号:CN202410868422.4

    申请日:2024-07-01

    Abstract: 本公开涉及一种半导体器件和包括半导体器件的电子系统。该半导体器件可以包括电路元件布线、连接到电路元件布线的下布线、在下布线上的下层间绝缘层、以及穿透下层间绝缘层的第一接触垫。第一接触垫可以包括连接到下布线的第一部分、在第一部分上的包括空隙的第二部分、以及在第二部分上的第三部分。第二部分的两个外表面之间沿水平方向的最大宽度可以大于第三部分沿水平方向的宽度。

    半导体存储器装置及其制造方法和包括其的电子系统

    公开(公告)号:CN119967812A

    公开(公告)日:2025-05-09

    申请号:CN202411431925.1

    申请日:2024-10-14

    Abstract: 提供了包括三维地布置的存储器单元的半导体存储器装置、其制造方法以及包括其的电子系统。半导体存储器装置包括:第一堆叠结构,其包括顺序地堆叠并彼此间隔开的第一栅电极;第二堆叠结构,其位于第一堆叠结构上并包括顺序地堆叠并彼此间隔开的第二栅电极;以及沟道结构,其在竖直方向上延伸并穿过第一堆叠结构和第二堆叠结构,其中,沟道结构包括沟道层和数据存储层,沟道层包括与第一栅电极交叉的第一柱部、与第二栅电极交叉的第二柱部、以及沿与竖直方向相交的平面延伸的水平部,水平部连接第一柱部和第二柱部,并且数据存储层沿沟道层的外侧延伸。

    非易失性存储器件和包括其的存储系统

    公开(公告)号:CN119789420A

    公开(公告)日:2025-04-08

    申请号:CN202411349989.7

    申请日:2024-09-26

    Abstract: 一种非易失性存储器件包括:外围电路结构,包括外围电路和外围电路上的下绝缘结构;单元阵列结构,具有单元区域和外围连接区域并包括:与下绝缘结构接触的上绝缘结构;单元堆叠,在上绝缘结构上在单元区域中;公共源极线层,在单元堆叠上并具有公共源极开口;多个单元沟道结构,在单元堆叠中沿垂直方向延伸并延伸到公共源极线层中;以及支撑结构,在单元堆叠中在垂直方向上延伸并且延伸到公共源极开口中;以及焊盘图案,在单元阵列结构上从外围连接区域延伸到单元区域并且在垂直方向上与支撑结构重叠。

    半导体装置、包括其的电子系统及其制造方法

    公开(公告)号:CN118678683A

    公开(公告)日:2024-09-20

    申请号:CN202311568418.8

    申请日:2023-11-23

    Abstract: 公开了半导体装置和电子系统。半导体装置可包括具有第一区和第二区的衬底、包括电极图案和电介质图案的堆叠结构、竖直地穿透第一区上的堆叠结构的沟道、覆盖堆叠结构的平坦化的电介质层、以及平坦化的电介质层上的布线图案。电介质图案包括第一区上的第一电介质图案和第二区上的第二电介质图案。第二电介质图案包括第一子电介质图案和第二子电介质图案。第一子电介质图案的介电常数大于第一电介质图案的介电常数和第二子电介质图案的介电常数。

    半导体器件、包括该半导体器件的电子系统以及该半导体器件的制造方法

    公开(公告)号:CN118317595A

    公开(公告)日:2024-07-09

    申请号:CN202311111073.3

    申请日:2023-08-30

    Abstract: 一种半导体器件包括:单元区域,其中设置有沟道结构并且设置有三维布置的存储单元;单元接触区域,其中设置有单元接触插塞;公共源极线接触区域,其中设置有公共源极线接触插塞;输入和输出接触区域,其中设置有输入和输出接触插塞;字线切割区域,被配置为将单元区域的字线与相邻单元区域的字线分离;公共源极线层,被配置为连接沟道结构和公共源极线接触插塞;以及输入和输出焊盘,连接到输入和输出接触插塞。公共源极线层以及输入和输出焊盘设置在相同的竖直高度处。

    半导体存储器装置和包括半导体存储器装置的电子系统

    公开(公告)号:CN118265295A

    公开(公告)日:2024-06-28

    申请号:CN202311803388.4

    申请日:2023-12-26

    Inventor: 李吉成 成锡江

    Abstract: 提供了一种半导体存储器装置和一种电子系统。该半导体存储器装置可以包括:单元衬底;包括堆叠在单元衬底上的栅电极的模制结构;穿过模制结构的沟道结构;以及切割栅电极中的一些的第一切割结构。第一切割结构可以包括具有在第一方向上延伸的线形形状的第一部分和具有在第二方向上延伸的线形形状的第二部分。第一部分和第二部分可以交替地连接以形成之字形形状。第一切割结构可以包括第一侧壁和与第一侧壁相对的第二侧壁。从第二部分连接到第一部分的第一侧壁的第一点和从第一部分连接到第二部分的第二侧壁的第二点可以在沟道结构中的对应沟道结构中。

    半导体器件
    7.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN117750768A

    公开(公告)日:2024-03-22

    申请号:CN202311212758.7

    申请日:2023-09-19

    Abstract: 半导体器件包括栅电极结构、第一划分图案和存储沟道结构。栅电极结构包括在第一方向上堆叠并在第二方向上延伸的栅电极。第一划分图案在第二方向上延伸穿过栅电极结构,并且在第三方向上划分栅电极结构。存储沟道结构延伸穿过栅电极结构,并且包括沟道和电荷储存结构。第一划分图案包括在第三方向上彼此相对的第一侧壁和第二侧壁。第一凹槽在第一侧壁上在第二方向上彼此间隔开,并且第二凹槽在第二侧壁上在第二方向上彼此间隔开。第一凹槽和第二凹槽在第三方向上不重叠。

    垂直非易失性存储器件和制造其的方法

    公开(公告)号:CN117641934A

    公开(公告)日:2024-03-01

    申请号:CN202311055664.3

    申请日:2023-08-21

    Abstract: 公开了垂直非易失性存储器件和制造其的方法。非易失性存储器件包括基板,基板包括单元阵列区和延伸区。第一栅极结构层包括第一栅极层。接触分离层在延伸区上在第一栅极结构层上。在第一栅极结构层和接触分离层上的第二栅极结构层包括第二栅极层。第一金属接触在延伸区中在基板和接触分离层之间沿垂直方向延伸穿过第一栅极结构层。第二金属接触在延伸区中沿垂直方向延伸穿过第二栅极结构层。接触分离层在第一和第二金属接触之间,每个第二金属接触与第一金属接触中的相应一个在垂直方向上对齐。每个第一电极垫从第一金属接触中的相应一个的侧壁延伸。每个第二电极垫从第二金属接触中的相应一个的侧壁延伸。

    竖直非易失性存储器装置
    9.
    发明公开

    公开(公告)号:CN115968201A

    公开(公告)日:2023-04-14

    申请号:CN202211220385.3

    申请日:2022-10-08

    Abstract: 一种竖直非易失性存储器装置包括:基板;接触栅极堆叠结构,其包括在竖直方向上堆叠在基板上的多条栅极线,竖直方向垂直于基板的表面;多个绝缘层,其在多条栅极线之间;多个分离绝缘层,其在接触孔的两侧处在水平方向上分别与多条栅极线中的每一条的突出端接触,其中,接触孔在接触栅极堆叠结构中在竖直方向上延伸,使得多条栅极线的突出端从接触孔的内壁突出,水平方向平行于基板的表面;以及接触电极,其在接触孔处并且电连接到多条栅极线当中的最上栅极线。

    半导体器件和包括半导体器件的电子系统

    公开(公告)号:CN115377114A

    公开(公告)日:2022-11-22

    申请号:CN202210126976.8

    申请日:2022-02-10

    Abstract: 公开了三维半导体存储器件和包括三维半导体存储器件的电子系统。该器件包括:基板;单元阵列结构,设置在基板上以包括多个彼此间隔开的堆叠电极,该电极中最上面的一个电极是第一串选择线;竖直沟道结构,设置为贯穿单元阵列结构并连接至基板;导电焊盘,设置在竖直沟道结构的上部中;位线,位于单元阵列结构上;位线接触部,将位线电连接至导电焊盘;以及切割结构,贯穿第一串选择线。切割结构贯穿导电焊盘的一部分。位线接触部的底表面包括分别与导电焊盘和切割结构接触的第一底表面和第二底表面。

Patent Agency Ranking