-
公开(公告)号：CN119967901A
公开(公告)日：2025-05-09
申请号：CN202411141819.X
申请日：2024-08-20
Applicant: 三星电子株式会社
Abstract: 提供了半导体器件和包括该半导体器件的电子系统。该半导体器件包括半导体基板和设置在半导体基板上的第一晶体管。第一晶体管包括设置在半导体基板上的绝缘结构、设置在绝缘结构上并且包括第一半导体层并且在与半导体基板交叉的方向上延伸的沟道区域、电连接到沟道区域的第一源极区域和第一漏极区域、设置在沟道区域上的第一栅极绝缘层、以及设置在第一栅极绝缘层上的第一栅电极。作为第一源极区域和第一漏极区域中的一个的第一区域和作为第一源极区域和第一漏极区域中的另一个的第二区域包括不同的材料或具有不同的晶体结构。
-
公开(公告)号：CN111180418B
公开(公告)日：2025-05-06
申请号：CN201911105606.0
申请日：2019-11-12
Applicant: 三星电子株式会社
IPC: H01L23/538 , H10B41/35 , H10B41/20 , H01L21/768
Abstract: 公开了三维半导体存储器件及其制造方法。可以提供一种三维半导体存储器件，包括：衬底，包括单元阵列区和连接区；电极结构，包括交替堆叠在衬底上的多个电极和多个介电层，电极结构在连接区上具有阶梯部分；蚀刻停止结构，在电极结构的阶梯部分上；以及多个接触插塞，在连接区上，接触插塞穿透蚀刻停止结构并且分别连接到电极的对应焊盘部分。蚀刻停止结构可以包括蚀刻停止图案和水平介电层，水平介电层具有均匀的厚度并且覆盖蚀刻停止图案的顶表面和底表面。
-
公开(公告)号：CN119815834A
公开(公告)日：2025-04-11
申请号：CN202410783723.7
申请日：2024-06-18
Applicant: 三星电子株式会社
IPC: H10B43/27 , H10B43/10 , H10B43/35 , H10B43/40 , H10B43/50 , H10B41/27 , H10B41/35 , H10B41/41 , H10B41/50 , H10B41/10
Abstract: 提供了非易失性存储器装置和包括其的电子系统。所述非易失性存储器装置包括：基底，包括第一单元区域、第二单元区域以及在第一单元区域与第二单元区域之间的连接区域；模制结构，包括在垫区域中以阶梯图案堆叠的多个栅电极；沟槽，沿着模制结构的轮廓在垫区域上，沟槽包括具有阶梯形状的底表面和在垫区域与壁区域之间的边界上的第一侧壁；衬膜，在沟槽的第一侧壁上；凹部，在沟槽中并暴露栅电极的垫部；单元接触件，设置在凹部处并与垫部连接；以及覆盖绝缘层，设置在沟槽处。衬膜相对于覆盖绝缘层具有不同的蚀刻选择性。
-
公开(公告)号：CN119451107A
公开(公告)日：2025-02-14
申请号：CN202410305945.8
申请日：2024-03-18
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器装置和包括其的电子系统。所述半导体存储器装置包括单元阵列结构和外围电路结构。单元阵列结构包括第一堆叠结构、在第一堆叠结构上的第二堆叠结构和在第二堆叠结构上的第三堆叠结构，第一堆叠结构至第三堆叠结构中的每个包括多条字线、延伸到第一堆叠结构至第三堆叠结构中的垂直沟道结构以及延伸到第一堆叠结构至第三堆叠结构中并且在第二堆叠结构中的第二字线的端部处连接到第二接触插塞的第二单元接触插塞。第二单元接触插塞包括第一水平突起，第一水平突起具有在第一堆叠结构和第二堆叠结构的连接部分处不连续地增大的水平宽度。
-
公开(公告)号：CN119277792A
公开(公告)日：2025-01-07
申请号：CN202410763054.7
申请日：2024-06-13
Applicant: 三星电子株式会社
Abstract: 提供了半导体器件以及包括该半导体器件的数据存储系统。所述半导体器件包括：板层；导电层，所述导电层在所述板层上沿与所述板层的上表面垂直的第一方向彼此间隔开，在与所述第一方向垂直的第二方向上延伸不同长度，并且形成阶梯区域；间隙填充绝缘层，所述间隙填充绝缘层位于所述阶梯区域上；以及垂直结构，所述垂直结构在所述阶梯区域中穿透所述间隙填充绝缘层和所述导电层并且在所述第一方向上延伸，并且其中，所述间隙填充绝缘层包括在与所述第一方向和所述第二方向垂直的第三方向上关于所述垂直结构中的至少一个垂直结构或所述阶梯区域的中心对称地设置的空隙。
-
Patent Agency Ranking
公开(公告)号：CN119031718A
公开(公告)日：2024-11-26
申请号：CN202311732718.5
申请日：2023-12-15
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：衬底，具有单元阵列区域和接触区域；栅极堆叠结构，位于单元阵列区域中，并且包括交替地堆叠在衬底上的多个层间绝缘层和多个栅电极；栅极图案堆叠结构，位于接触区域中，并且包括从多个栅电极延伸的多个栅极图案、以及与多个栅极图案交替地堆叠的多个绝缘层；沟道结构，穿透栅极堆叠结构，并且在与衬底交叉或相交的方向上延伸；以及栅极接触部分，在接触区域中，并且穿透栅极图案堆叠结构的至少一部分以电连接到栅极图案，多个绝缘层包括第一绝缘层和第二绝缘层，第二绝缘层包括与第一绝缘层中包括的材料不同的材料。
-
公开(公告)号：CN118159032A
公开(公告)日：2024-06-07
申请号：CN202311575824.7
申请日：2023-11-22
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：第一衬底结构，包括第一解码器电路区域、第二解码器电路区域和页缓冲器电路区域；以及第二衬底结构，连接到第一衬底结构。第二衬底结构包括第一单元结构和第二单元结构，第一单元结构包括第一水平延伸栅电极，并且第二单元结构包括第二水平延伸栅电极。第二单元结构设置在第一单元结构下方。第一阶梯结构设置在第一单元结构和第二单元结构的一侧，并且第二阶梯结构设置在与第一侧相对的第二侧。虚设结构设置在第一阶梯结构下方。第一接触插塞穿过第一阶梯结构和第一虚设结构，并分别连接到第一栅电极，并且第二接触插塞穿过第二阶梯结构，并分别连接到第二栅电极。
-
公开(公告)号：CN118102722A
公开(公告)日：2024-05-28
申请号：CN202311554634.7
申请日：2023-11-20
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括第一基底结构和连接到第一基底结构的第二基底结构，第一基底结构包括基底、在基底上的电路元件、在电路元件上的第一互连结构以及在第一互连结构上的第一金属接合层，第二基底结构包括板层、在板层下方沿第一方向彼此堆叠并间隔开的栅电极、穿过栅电极并在第一方向上延伸的沟道结构、穿过栅电极并在第二方向上延伸的分离区域、在栅电极和沟道结构下方的第二互连结构、在第二互连结构下方并连接到第一金属接合层的第二金属接合层以及在第二金属接合层之间、在第二方向上延伸并包括绝缘材料的虚设图案层。
-
公开(公告)号：CN117497560A
公开(公告)日：2024-02-02
申请号：CN202310904992.X
申请日：2023-07-21
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/423 , H10B12/00
Abstract: 一种半导体器件，可以包括：第一半导体结构，包括下衬底；以及第二半导体结构，在第一半导体结构上，并通过接合结构接合到第一半导体结构。第二半导体结构可以包括：图案结构；上绝缘层，在图案结构上；堆叠结构，包括在第一半导体结构和图案结构之间交替地堆叠的栅电极层和层间绝缘层；沟道结构，延伸穿过堆叠结构；分离结构，延伸穿过堆叠结构，并分离堆叠结构。每个分离结构可以包括第一部分和第二部分，第一部分延伸穿过堆叠结构，第二部分从第一部分延伸并延伸穿过图案结构，并且第二半导体结构还可以包括间隔物层，该间隔物层将每个分离结构的第二部分与图案结构分离。
-
公开(公告)号：CN113140571A
公开(公告)日：2021-07-20
申请号：CN202011336334.8
申请日：2020-11-25
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11556 , H01L27/11573 , H01L27/11582
Abstract: 提供了一种半导体装置及其制造方法。所述半导体装置包括：衬底，其包括单元区和连接区。连接区包括多个焊盘区和贯穿电极区。水平导电层位于衬底上。支撑件位于水平导电层上。支撑件包括单元区中的第一部分、多个焊盘区中的第二部分和贯穿电极区中的第三部分。连接导电层位于第一部分与水平导电层之间。连接模制层位于第三部分与水平导电层之间。设置穿过第三部分、连接模制层和水平导电层的第一埋置绝缘层。堆叠结构位于衬底上。设置穿过第一埋置绝缘层的贯穿电极。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.048 seconds)
