公开(公告)号：CN100539070C

公开(公告)日：2009-09-09

申请号：CN200510088138.2

申请日：2005-07-29

Applicant: 三星电子株式会社

Inventor： 吴赫祥 ,  郑周赫 ,  金一球

IPC: H01L21/768

CPC classification number: H01L21/76807

Abstract: 在一种制造双金属镶嵌互连的方法中，确保了可靠的沟槽轮廓。该方法包括：在衬底上形成下部互连部件，在下部互连部件上形成电介质层，在电介质层上形成硬掩模，通过使用硬掩模作为蚀刻掩模在电介质层中形成通孔，通过对硬掩模进行构图形成界定沟槽的沟槽硬掩模，形成和通孔相连接的沟槽，在其中使用沟槽硬掩模作为蚀刻掩模部分蚀刻电介质层形成上部互连线，并使用湿法蚀刻清除沟槽硬掩模，以及通过使用互连材料填充沟槽和通孔来形成上部互连线。

公开(公告)号：CN102468282B

公开(公告)日：2016-08-24

申请号：CN201110365334.5

申请日：2011-11-17

Applicant: 三星电子株式会社

Inventor： 朴尚容 ,  朴镇泽 ,  金汉洙 ,  郑周赫 ,  赵源锡

IPC: H01L25/00 ,  H01L27/115 ,  H01L23/528 ,  H01L21/8247

CPC classification number: H01L21/823475 ,  H01L27/11519 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11575 ,  H01L27/11582 ,  H01L29/7926

Abstract: 本发明提供了三维半导体器件及其制造方法。该三维(3D)半导体器件包括：垂直沟道，从衬底附近的下端延伸到上端且连接多个存储单元；以及单元阵列，包括多个单元，其中所述单元阵列布置在设置于衬底上的具有阶梯台阶结构的层的栅堆叠中。栅堆叠包括：下层，包括下选择线，该下选择线耦接到下端附近的下非存储晶体管；上层，包括导电线，该导电线分别耦接到上端附近的上非存储晶体管且连接为单个导电件以形成上选择线；以及中间层，分别包括字线且耦接到单元晶体管，其中中间层设置在下选择线和上选择线之间。

公开(公告)号：CN102468282A

公开(公告)日：2012-05-23

申请号：CN201110365334.5

申请日：2011-11-17

Applicant: 三星电子株式会社

Inventor： 朴尚容 ,  朴镇泽 ,  金汉洙 ,  郑周赫 ,  赵源锡

IPC: H01L25/00 ,  H01L27/115 ,  H01L23/528 ,  H01L21/8247

CPC classification number: H01L21/823475 ,  H01L27/11519 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11575 ,  H01L27/11582 ,  H01L29/7926

Abstract: 本发明提供了三维半导体器件及其制造方法。该三维(3D)半导体器件包括：垂直沟道，从衬底附近的下端延伸到上端且连接多个存储单元；以及单元阵列，包括多个单元，其中所述单元阵列布置在设置于衬底上的具有阶梯台阶结构的层的栅堆叠中。栅堆叠包括：下层，包括下选择线，该下选择线耦接到下端附近的下非存储晶体管；上层，包括导电线，该导电线分别耦接到上端附近的上非存储晶体管且连接为单个导电件以形成上选择线；以及中间层，分别包括字线且耦接到单元晶体管，其中中间层设置在下选择线和上选择线之间。

公开(公告)号：CN101442054A

公开(公告)日：2009-05-27

申请号：CN200810178254.7

申请日：2008-11-17

Applicant: 三星电子株式会社

Inventor： 薛钟善 ,  李忠浩 ,  郑周赫 ,  崔正达 ,  姜熙秀 ,  崔东郁

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768 ,  G06F13/40 ,  G06F3/06

CPC classification number: H01L23/485 ,  H01L21/76804 ,  H01L21/76816 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供非易失性存储器件及其形成方法。在一个实施例中，半导体存储器件包括具有第一有源区和第二有源区的衬底。第一有源区包括第一源区和第一漏区，第二有源区包括第二源区和第二漏区。第一层间电介质位于衬底的上方。第一导电结构延伸穿过第一层间电介质。第一位线位于第一层间电介质上。第二层间电介质位于第一层间电介质上。接触孔延伸穿过第二层间电介质和第一层间电介质。该器件包括在接触孔内的第二导电结构，该第二导电结构延伸穿过第一层间电介质和第二层间电介质。第二位线位于第二层间电介质上。在第二层间电介质的底部处的接触孔的宽度小于或基本上等于在第二层间电介质的顶部处的宽度。

公开(公告)号：CN1728358A

公开(公告)日：2006-02-01

申请号：CN200510088138.2

申请日：2005-07-29

Applicant: 三星电子株式会社

Inventor： 吴赫祥 ,  郑周赫 ,  金一球

IPC: H01L21/768

CPC classification number: H01L21/76807

Abstract: 在一种制造双金属镶嵌互连的方法中，确保了可靠的沟槽轮廓。该方法包括：在衬底上形成下部互连部件，在下部互连部件上形成电介质层，在电介质层上形成硬掩模，通过使用硬掩模作为蚀刻掩模在电介质层中形成通孔，通过对硬掩模进行构图形成界定沟槽的沟槽硬掩模，形成和通孔相连接的沟槽，在其中使用沟槽硬掩模作为蚀刻掩模部分蚀刻电介质层形成上部互连线，并使用湿法蚀刻清除沟槽硬掩模，以及通过使用互连材料填充沟槽和通孔来形成上部互连线。