-
公开(公告)号：CN105304633B
公开(公告)日：2019-11-01
申请号：CN201510434637.6
申请日：2015-07-22
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/11517 , H01L29/423 , H01L21/28
Abstract: 提供了半导体装置和制造半导体装置的方法。所述半导体装置包括：基板、堆叠结构、外围栅极结构和剩余间隔件。基板包括单元阵列区和外围电路区。堆叠结构设置在单元阵列区上，具有交替地堆叠的电极和绝缘层。外围栅极结构设置在外围电路区上，沿一个方向彼此分隔开并且具有设置在基板上的外围栅极图案和设置在外围栅极图案的侧壁上的外围栅极间隔件。剩余间隔件设置在外围栅极结构的侧壁上，具有堆叠的牺牲图案和绝缘图案。绝缘图案包括与堆叠结构的绝缘层的材料基本相同的材料。
-
公开(公告)号：CN109768048A
公开(公告)日：2019-05-17
申请号：CN201811324447.9
申请日：2018-11-08
Applicant: 三星电子株式会社
IPC: H01L27/11556
Abstract: 提供了一种垂直半导体器件，其可包括第一和第二栅极图案、第一和第二沟道孔及第一和第二半导体图案。第一栅极图案可在包括第一和第二区域的衬底上沿第一方向延伸。第一栅极图案的在第二区域上的部分可包括第一开口。第二栅极图案可在第一栅极图案上垂直堆叠且彼此隔开，每个第二栅极图案可沿第一方向延伸。第一沟道孔可延伸穿过第二和第一栅极图案并在衬底的第一区域上暴露衬底的第一部分。第一半导体图案可位于第一沟道孔的下部处。第二沟道孔可延伸穿过第二栅极图案并在衬底的第二区域上暴露衬底的第二部分，第二沟道孔在俯视图中可设置在第一开口的区域内，第一开口的面积比第二沟道孔的面积大。第二半导体图案可位于第二沟道孔的下部处。
-
公开(公告)号：CN102682847B
公开(公告)日：2016-10-12
申请号：CN201210057997.5
申请日：2012-03-07
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C16/10 , H01L27/1157 , H01L27/11582 , H01L29/7926
Abstract: 本发明提供了一种非易失性存储装置及其操作方法。根据示例性实施例，所述非易失性存储装置包括：基底；至少一个串，从基底垂直延伸；位线电流控制电路，经至少一条位线连接到所述至少一个串。所述至少一个串可以包括含有多晶硅的沟道。位线电流控制电路可被构造为当温度减小时根据温度的减小来增加提供给至少一条位线的电流量，以使流过所述至少一个串的沟道的电流增加。
-
公开(公告)号：CN110534524A
公开(公告)日：2019-12-03
申请号：CN201910276163.5
申请日：2019-04-08
Applicant: 三星电子株式会社
IPC: H01L27/11526 , H01L27/11556 , H01L27/11573 , H01L27/11582
Abstract: 公开了一种垂直半导体装置，该垂直半导体装置包括其中绝缘图案和导电图案交替且重复地堆叠在基底上的导电图案结构。导电图案结构包括具有阶梯形状的边缘部分。导电图案中的每个导电图案包括与边缘部分中的阶梯的上表面对应的垫区域。垫导电图案被设置为接触垫区域的上表面的一部分。掩模图案设置在垫导电图案的上表面上。接触塞穿透掩模图案以接触垫导电图案。
-
公开(公告)号：CN106449648B
公开(公告)日：2019-09-17
申请号：CN201610326106.X
申请日：2016-05-17
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11556
Abstract: 提供了具有虚设通道区的垂直存储装置。所述存储装置包括：均在与基底的上表面垂直的方向上延伸的多个通道区；与通道区相邻地堆叠在基底上的多个栅电极层和多个绝缘层，每个栅电极层延伸不同的长度；以及与所述多个栅电极层的第一端相邻的多个虚设通道区，其中，基底包括形成在所述多个虚设通道区下方的基底绝缘层。
-
Patent Agency Ranking
公开(公告)号：CN106449648A
公开(公告)日：2017-02-22
申请号：CN201610326106.X
申请日：2016-05-17
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11556
Abstract: 提供了具有虚设通道区的垂直存储装置。所述存储装置包括：均在与基底的上表面垂直的方向上延伸的多个通道区；与通道区相邻地堆叠在基底上的多个栅电极层和多个绝缘层，每个栅电极层延伸不同的长度；以及与所述多个栅电极层的第一端相邻的多个虚设通道区，其中，基底包括形成在所述多个虚设通道区下方的基底绝缘层。
-
公开(公告)号：CN105304633A
公开(公告)日：2016-02-03
申请号：CN201510434637.6
申请日：2015-07-22
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/115 , H01L29/423 , H01L21/28
Abstract: 提供了半导体装置和制造半导体装置的方法。所述半导体装置包括：基板、堆叠结构、外围栅极结构和剩余间隔件。基板包括单元阵列区和外围电路区。堆叠结构设置在单元阵列区上，具有交替地堆叠的电极和绝缘层。外围栅极结构设置在外围电路区上，沿一个方向彼此分隔开并且具有设置在基板上的外围栅极图案和设置在外围栅极图案的侧壁上的外围栅极间隔件。剩余间隔件设置在外围栅极结构的侧壁上，具有堆叠的牺牲图案和绝缘图案。绝缘图案包括与堆叠结构的绝缘层的材料基本相同的材料。
-
公开(公告)号：CN101179077A
公开(公告)日：2008-05-14
申请号：CN200710165725.6
申请日：2007-11-06
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/11546 , H01L27/105 , H01L27/11526 , H01L27/11568 , H01L29/518 , H01L29/78
Abstract: 一种非易失性存储器件包括：包括有单元区和外围电路区的半导体衬底，在所述单元区上的单元栅，以及在所述外围电路区上的外围电路栅极，其中所述单元栅包括所述半导体衬底上的电荷存储绝缘层、所述电荷存储绝缘层上的栅电极以及所述栅电极上的导电层，以及所述外围电路栅极包括所述半导体衬底上的栅绝缘层、所述栅绝缘层上的半导体层、所述半导体层上的欧姆层以及所述欧姆层上的导电层。
-
公开(公告)号：CN110534524B
公开(公告)日：2024-06-18
申请号：CN201910276163.5
申请日：2019-04-08
Applicant: 三星电子株式会社
Abstract: 公开了一种垂直半导体装置，该垂直半导体装置包括其中绝缘图案和导电图案交替且重复地堆叠在基底上的导电图案结构。导电图案结构包括具有阶梯形状的边缘部分。导电图案中的每个导电图案包括与边缘部分中的阶梯的上表面对应的垫区域。垫导电图案被设置为接触垫区域的上表面的一部分。掩模图案设置在垫导电图案的上表面上。接触塞穿透掩模图案以接触垫导电图案。
-
公开(公告)号：CN105206613B
公开(公告)日：2019-05-10
申请号：CN201510350640.X
申请日：2015-06-23
Applicant: 三星电子株式会社
IPC: H01L27/11563
Abstract: 公开了一种垂直存储器件和制造垂直存储器件的方法。该垂直存储器件包括基板、多个沟道、电荷存储结构、多个栅电极、第一半导体结构和保护层图案。基板包括第一区域和第二区域。多个沟道设置在第一区域中。多个沟道在实质上垂直于基板的顶表面的第一方向上延伸。电荷存储结构设置在每个沟道的侧壁上。多个栅电极布置在电荷存储结构的侧壁上且在第一方向上彼此间隔开。第一半导体结构设置在第二区域中。保护层图案覆盖第一半导体结构。保护层图案具有与最下面的栅电极的厚度实质上相同的厚度。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.027 seconds)
