公开(公告)号：CN110993606B

公开(公告)日：2024-04-12

申请号：CN201910925868.5

申请日：2019-09-27

Applicant: 三星电子株式会社

Inventor： 朴志峰 ,  金昭延 ,  李韩永 ,  尹永培 ,  殷东锡

IPC: H10B41/35 ,  H10B41/27 ,  H10B43/35 ,  H10B43/27

Abstract: 一种三维半导体存储器装置包括：衬底；电极结构，其包括竖直地层叠在衬底上的电极，各个电极具有焊盘部分；电极分离结构，其穿透电极结构并在第二方向上彼此隔开；以及接触插塞，其耦接到焊盘部分。接触插塞包括第一接触插塞以及在第二方向上与第一接触插塞隔开的第二接触插塞。电极分离结构包括在第一接触插塞和第二接触插塞之间的第一电极分离结构。第一接触插塞在第二方向上与第一电极分离结构隔开第一距离。第二接触插塞在第二方向上与第一电极分离结构隔开不同于第一距离的第二距离。

公开(公告)号：CN114664838A

公开(公告)日：2022-06-24

申请号：CN202111210134.2

申请日：2021-10-18

Applicant: 三星电子株式会社

Inventor： 郑基容 ,  权永振 ,  殷东锡

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  G11C11/00 ,  G11C16/04

Abstract: 一种垂直型非易失性存储器件，具有对垂直沟道层的不对准的敏感性增强的多叠层结构。所述非易失性存储器件包括：(i)主芯片区，所述主芯片区包括单元区和被布置为具有台阶结构的延伸区，所述单元区和所述延伸区以多叠层结构形成，以及(ii)外芯片区，所述外芯片区围绕所述主芯片区并在其中包括台阶键。所述主芯片区包括位于衬底上的第一层和位于所述第一层上的第二层。在所述第一层中布置有下垂直沟道层。所述台阶键包括对准垂直沟道层，并且所述对准垂直沟道层的顶表面低于所述下垂直沟道层的顶表面。

公开(公告)号：CN114388522A

公开(公告)日：2022-04-22

申请号：CN202110973539.5

申请日：2021-08-24

Applicant: 三星电子株式会社

Inventor： 金江旻 ,  宋承砇 ,  殷东锡 ,  郑锡和

IPC: H01L27/1157 ,  H01L27/11578

Abstract: 公开了一种半导体芯片和一种半导体装置。该半导体芯片包括衬底、设置在衬底上的源极结构和设置在源极结构上的支承图案。源极结构和支承图案中的每一个包括多晶硅。半导体芯片还包括设置在支承图案上的电极结构和竖直延伸穿过电极结构的多个竖直结构。电极结构包括：下电极结构，其设置在支承图案上，并且包括多个下栅电极和多个第一绝缘膜；第二绝缘膜，其设置在下电极结构上；以及上电极结构，其设置在第二绝缘膜上，并且包括多个上栅电极和多个第三绝缘膜。竖直结构在源极结构上方接触源极结构。

公开(公告)号：CN103633043B

公开(公告)日：2018-04-27

申请号：CN201310370209.2

申请日：2013-08-22

Applicant: 三星电子株式会社

Inventor： 殷东锡 ,  李宁浩 ,  李俊熙 ,  李锡元 ,  申有哲

IPC: H01L23/48

CPC classification number: H01L23/498 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/441 ,  H01L21/76805 ,  H01L21/76877 ,  H01L23/49844 ,  H01L23/5226 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/2481 ,  H01L2924/0002 ,  H01L2924/0001 ,  H01L2924/00

Abstract: 提供了一种三维半导体装置。所述装置可以包括顺序地堆叠在基板上以构成电极结构的电极。每个电极可以包括：连接部，从位于其上的一个电极的侧壁向外水平地突出；对齐部，具有与位于其上或其下的一个电极的侧壁共面的侧壁。这里，电极中的设置成彼此竖直邻近的至少两个电极可以以这样的方式设置，即，所述至少两个电极的对齐部具有基本对齐成彼此共面的侧壁。

公开(公告)号：CN113764428A

公开(公告)日：2021-12-07

申请号：CN202110593717.1

申请日：2021-05-28

Applicant: 三星电子株式会社

Inventor： 黄昌善 ,  权永振 ,  金己焕 ,  石韩松 ,  殷东锡 ,  林钟欣

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 公开了一种包括竖直存储器装置的集成电路装置。该集成电路装置包括：衬底，其具有单元区、外围电路区和位于单元区与外围电路区之间的互连区；第一单元堆叠结构和位于第一单元堆叠结构上的第二单元堆叠结构，第一单元堆叠结构和第二单元堆叠结构均包括交替地堆叠在衬底上的多个绝缘层和多个字线结构；以及虚设堆叠结构，其位于与第二单元堆叠结构相同的竖直高度处，并且包括交替地堆叠在外围电路区中的多个虚设绝缘层和多个虚设支承层。

公开(公告)号：CN107492554B

公开(公告)日：2020-09-15

申请号：CN201710432066.1

申请日：2017-06-09

Applicant: 三星电子株式会社

Inventor： 姜信焕 ,  孙荣晥 ,  殷东锡 ,  李昌燮 ,  张在薰

IPC: H01L27/1157 ,  H01L27/11582

Abstract: 本公开提供了半导体器件及其制造方法。在一个实施方式中，半导体器件包括在基板上使层间绝缘层和导电层交替的叠层。每个导电层在第一方向上延伸得少于导电层中的前一个，以限定导电层的所述前一个的着陆部分。绝缘插塞在导电层中的一个中且在着陆部分中的一个之下，并且接触插塞从着陆部分中的所述一个的上表面延伸。

公开(公告)号：CN104659033B

公开(公告)日：2019-12-13

申请号：CN201410663213.2

申请日：2014-11-19

Applicant: 三星电子株式会社

Inventor： 李锡元 ,  李俊熙 ,  殷东锡 ,  李昌炫

IPC: H01L27/11548 ,  H01L27/11556 ,  H01L27/11575 ,  H01L27/11582 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  G11C5/06 ,  G11C8/14

Abstract: 本发明提供了垂直存储器器件及其制造方法。该垂直存储器器件包括基板、沟道、栅线和连接部分。多个沟道在垂直于基板的上表面的第一方向上延伸。多个栅线在第一方向上堆叠以彼此间隔开，并在垂直于第一方向的第二方向上延伸，每个栅线交叉一组沟道并围绕该组沟道的每个沟道的外侧壁。栅线形成包括多个垂直水平面的台阶结构。连接部分连接多个栅线中的位于相同的垂直水平面的一组栅线，连接部分从第二方向分支，该组栅线中的栅线在第二方向上延伸。

公开(公告)号：CN107665895A

公开(公告)日：2018-02-06

申请号：CN201710617352.5

申请日：2017-07-26

Applicant: 三星电子株式会社

Inventor： 金森宏治 ,  殷东锡

IPC: H01L27/11565 ,  H01L27/11568 ,  H01L27/11578

CPC classification number: H01L27/11582 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11568 ,  H01L27/11578

Abstract: 公开了一种垂直存储器件及其制造方法。垂直存储器件可以包括：衬底、在衬底上的栅极堆叠结构和沟道结构、以及在栅极堆叠结构与沟道结构之间的电荷俘获结构。栅极堆叠结构包括在衬底上在垂直方向上彼此交替地堆叠使得单元区域和单元间区域在垂直方向上交替地布置的导电结构和绝缘夹层结构。沟道结构在垂直方向上穿透栅极堆叠结构。电荷俘获结构和导电结构在单元区域处限定存储单元。电荷结构被构造为选择性地存储电荷。电荷俘获结构包括在单元间区域中的用于减少在垂直方向上彼此相邻的相邻存储单元之间的联接的防联接结构。

公开(公告)号：CN103633043A

公开(公告)日：2014-03-12

申请号：CN201310370209.2

申请日：2013-08-22

Applicant: 三星电子株式会社

Inventor： 殷东锡 ,  李宁浩 ,  李俊熙 ,  李锡元 ,  申有哲

IPC: H01L23/48

CPC classification number: H01L23/498 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/441 ,  H01L21/76805 ,  H01L21/76877 ,  H01L23/49844 ,  H01L23/5226 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/2481 ,  H01L2924/0002 ,  H01L2924/0001 ,  H01L2924/00

Abstract: 提供了一种三维半导体装置。所述装置可以包括顺序地堆叠在基板上以构成电极结构的电极。每个电极可以包括：连接部，从位于其上的一个电极的侧壁向外水平地突出；对齐部，具有与位于其上或其下的一个电极的侧壁共面的侧壁。这里，电极中的设置成彼此竖直邻近的至少两个电极可以以这样的方式设置，即，所述至少两个电极的对齐部具有基本对齐成彼此共面的侧壁。

公开(公告)号：CN107623006B

公开(公告)日：2022-02-18

申请号：CN201710429963.7

申请日：2017-06-08

Applicant: 三星电子株式会社

Inventor： 孙荣晥 ,  张源哲 ,  殷东锡 ,  张在薰

IPC: H01L27/11551 ,  H01L27/11578

Abstract: 公开了一种存储器器件。该存储器器件包括：栅极结构，包括在衬底的上表面上堆叠的多个栅电极层；多个垂直孔，沿与所述衬底的上表面垂直的方向延伸以穿过所述栅极结构；以及分别在所述多个垂直孔中的多个垂直结构，所述多个垂直结构中的每一个垂直结构包括嵌入式绝缘层以及多个彼此分离的沟道层，所述多个沟道层位于所述嵌入式绝缘层的外部。