公开(公告)号：CN110880511A

公开(公告)日：2020-03-13

申请号：CN201910837421.2

申请日：2019-09-05

Applicant: 三星电子株式会社

Inventor： 申美笑 ,  闵忠基 ,  金己焕 ,  金相赫 ,  金孝亭 ,  林根元

IPC: H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582 ,  H01L21/311

Abstract: 本申请提供了包括间隙填充层的装置、形成间隙填充层的方法、以及半导体装置。包括间隙填充层的装置可包括在下层上的上层，其限定从上层的顶表面朝着下层延伸的沟槽，并且间隙填充层可以是填充沟槽的多层结构。间隙填充层可包括：第一介电层，其填充沟槽的第一部分并具有靠近上层的顶表面的顶表面；第二介电层，其填充沟槽的第二部分并具有靠近上层的顶表面并且比第一介电层的顶表面更朝着下层凹陷的顶表面；以及第三介电层，其填充沟槽的剩余部分并覆盖第二介电层的顶表面。

公开(公告)号：CN114613780A

公开(公告)日：2022-06-10

申请号：CN202111383294.7

申请日：2021-11-22

Applicant: 三星电子株式会社

Inventor： 黄昌善 ,  金己焕 ,  闵忠基

IPC: H01L27/11582 ,  H01L27/11568 ,  H01L27/11573

Abstract: 提供了一种半导体器件、一种制造其的方法和一种包括其的电子系统。所述半导体器件包括：基底，包括单元阵列区域和键区域；堆叠结构，位于单元阵列区域上且包括竖直地堆叠的电极；虚设结构，位于键区域上；垂直沟道结构，穿透堆叠结构以连接基底；虚设柱，穿透第一虚设结构；层间电介质层，位于堆叠结构和虚设结构上，其中，位于虚设结构上的层间电介质层的上部包括与虚设柱竖直地叠置的键图案；以及覆盖层，位于键区域上并覆盖键图案。

公开(公告)号：CN113764428A

公开(公告)日：2021-12-07

申请号：CN202110593717.1

申请日：2021-05-28

Applicant: 三星电子株式会社

Inventor： 黄昌善 ,  权永振 ,  金己焕 ,  石韩松 ,  殷东锡 ,  林钟欣

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 公开了一种包括竖直存储器装置的集成电路装置。该集成电路装置包括：衬底，其具有单元区、外围电路区和位于单元区与外围电路区之间的互连区；第一单元堆叠结构和位于第一单元堆叠结构上的第二单元堆叠结构，第一单元堆叠结构和第二单元堆叠结构均包括交替地堆叠在衬底上的多个绝缘层和多个字线结构；以及虚设堆叠结构，其位于与第二单元堆叠结构相同的竖直高度处，并且包括交替地堆叠在外围电路区中的多个虚设绝缘层和多个虚设支承层。

公开(公告)号：CN113990879A

公开(公告)日：2022-01-28

申请号：CN202110570456.1

申请日：2021-05-25

Applicant: 三星电子株式会社

Inventor： 黄昌善 ,  金己焕 ,  石韩率 ,  林钟欣 ,  张起硕

IPC: H01L27/11563 ,  H01L27/11578 ,  H01L27/1157

Abstract: 公开了一种集成电路装置。所述集成电路装置包括位于基底上的非易失性存储器单元的垂直堆叠件，该垂直堆叠件被构造为存储器单元的垂直NAND串。非易失性存储器单元的这种垂直堆叠件包括通过对应的电绝缘层彼此间隔开的多个栅极图案。虚设模制结构也设置在基底上。虚设模制结构包括具有通过对应的电绝缘层彼此间隔开的牺牲层的垂直堆叠件。设置了绝缘图案，绝缘图案填充具有牺牲层的垂直堆叠件中的牺牲层中的第一牺牲层的凹陷形状的凹进。该绝缘图案具有与所述牺牲层中的第一牺牲层的上表面共面的上表面。