公开(公告)号：CN110880511A

公开(公告)日：2020-03-13

申请号：CN201910837421.2

申请日：2019-09-05

Applicant: 三星电子株式会社

Inventor： 申美笑 ,  闵忠基 ,  金己焕 ,  金相赫 ,  金孝亭 ,  林根元

IPC: H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582 ,  H01L21/311

Abstract: 本申请提供了包括间隙填充层的装置、形成间隙填充层的方法、以及半导体装置。包括间隙填充层的装置可包括在下层上的上层，其限定从上层的顶表面朝着下层延伸的沟槽，并且间隙填充层可以是填充沟槽的多层结构。间隙填充层可包括：第一介电层，其填充沟槽的第一部分并具有靠近上层的顶表面的顶表面；第二介电层，其填充沟槽的第二部分并具有靠近上层的顶表面并且比第一介电层的顶表面更朝着下层凹陷的顶表面；以及第三介电层，其填充沟槽的剩余部分并覆盖第二介电层的顶表面。

公开(公告)号：CN109427803A

公开(公告)日：2019-03-05

申请号：CN201811018562.3

申请日：2018-08-31

Applicant: 三星电子株式会社

Inventor： 申美笑 ,  权明颜 ,  闵忠基 ,  权炳昊 ,  尹普彦

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 提供了一种三维半导体存储器件。该器件其可以包括：包括外围电路区域和单元阵列区域的衬底、设置在衬底的外围电路区域上的外围栅堆叠、以及设置在衬底的单元阵列区域上的电极结构。电极结构可以包括下电极、覆盖下电极的下绝缘层、以及在竖直方向上交替地堆叠在下绝缘层上的上电极和上绝缘层。下绝缘层可以从单元阵列区域延伸到外围电路区域以覆盖外围栅堆叠，并且下绝缘层在外围电路区域上的顶面可以高于在单元阵列区域上的顶面。