-
公开(公告)号：CN1534989A
公开(公告)日：2004-10-06
申请号：CN200410033257.3
申请日：2004-03-29
Applicant: 三星电子株式会社
CPC classification number: H04N21/231 , G08B13/19602 , G08B13/19621 , G08B13/19667 , H04N7/147 , H04N7/17318 , H04N21/41407 , H04N21/4331 , H04N21/44008 , H04N21/478 , H04N21/6131 , H04N2007/145
Abstract: 提供了一种安全系统，其使用视频移动电话的视频处理器来检测运动物体，并且该安全系统包括：视频移动电话，用于捕获外部图像和确定来自外部图像的变化、发送报警信号并压缩以发送报警视频帧；报警发生器，用于从视频移动电话接收报警控制信号以报警；和报警视频存储器件，用于接收和存储从视频移动电话发送的报警视频帧。
-
公开(公告)号：CN1101571C
公开(公告)日：2003-02-12
申请号：CN97120478.0
申请日：1997-10-20
Applicant: 三星电子株式会社
Inventor： 尹石重
IPC: G06F7/02
CPC classification number: G06F7/026
Abstract: 一种可快速比较两个N位数(A和B)的N位比较器，包括：N个一位比较单元，比较所述两个数(A和B)中第一个数的第i位(ai)和所述两个数(A和B)中第二个数的第i位(bi)，其中，0≤i≤N-1，若所述第一个数的第i位(ai)与所述第二个数的第i位(bi)相同则以第一电平输出第二输出并以和所述第一电平互补的第二电平输出第一输出，若第一个数的第i位(ai)大于所述第二个数的第i位(bi)则以所述第二电平输出所述第二输出并以所述第一电平输出所述第一输出，若所述第一个数的第i位(ai)小于所述第二个数的第i位(bi)则以所述第二电平分别输出所述第一和第二输出。
-
公开(公告)号：CN106910742B
公开(公告)日：2021-12-14
申请号：CN201611067114.3
申请日：2016-11-23
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L27/11568 , H01L27/11578
Abstract: 提供一种垂直存储器装置及其制造方法。所述装置可以包括栅极线结构，栅极线结构包括在第一方向上堆叠并在第二方向上延伸的栅极线。所述装置也可以包括第一台阶图案结构和第二台阶图案结构，第一台阶图案结构包括从栅极线延伸的延伸栅极线并包括第一台阶层，第二台阶图案结构接触第一台阶图案结构，包括延伸栅极线并包括第二台阶层。第n个延伸栅极线(n为偶数)可以设置在每一个第一台阶层的上部处，第n‑1个延伸栅极线可以设置在每一个第二台阶层的上部处。第n‑1个延伸栅极线的暴露部中的每一个用作焊盘区，焊盘区具有不同的面积。
-
公开(公告)号：CN107017263A
公开(公告)日：2017-08-04
申请号：CN201710032615.6
申请日：2017-01-16
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
CPC classification number: H01L21/8221 , H01L21/28282 , H01L21/76816 , H01L21/76832 , H01L21/76877 , H01L21/823475 , H01L27/1052 , H01L27/11551 , H01L27/11556 , H01L27/1157 , H01L27/11578 , H01L27/11582 , H01L27/11597 , H01L28/00 , H01L29/7827 , H01L29/7889 , H01L29/7926
Abstract: 本发明涉及垂直存储器件及其制造方法。一种垂直存储器件可以包括：多个字线，其在第一方向上间隔开，其每个在垂直于第一方向的第二方向上延伸并且在垂直于第一方向和第二方向的第三方向上具有第一宽度；虚设字线，其在最上字线的上方，包括开口并且具有它的在第三方向上有第一宽度的一部分；第一串选择线(SSL)和第二串选择线(SSL)，其在虚设字线上方，第一SSL和第二SSL沿第一方向在基本相同级处，第一SSL和第二SSL的每个在第三方向上具有比第一宽度更小的第二宽度；以及多个垂直沟道结构，其每个穿过字线、虚设字线以及第一SSL和第二SSL中的一个。
-
公开(公告)号：CN1182910A
公开(公告)日：1998-05-27
申请号：CN97120478.0
申请日：1997-10-20
Applicant: 三星电子株式会社
Inventor： 尹石重
IPC: G06F7/02
CPC classification number: G06F7/026
Abstract: 一种可快速比较两个多位数A和B的N位比较器,包括:N个一位比较单元,比较A和B的各位的两个位ai、bi,若二者相同则以第一电平输出第二输出并以和第一电平互补的第二电平输出第一输出,若ai大于bi则以第二电平输出第二输出并以第一电平输出第一输出,若ai小于bi则以第二电平分别输出第一和第二输出;最终比较单元,输入一位比较单元的第一和第二输出,在高位相同时根据低位的比较结果而输出两个数的最终比较结果。
-
Patent Agency Ranking
公开(公告)号：CN112366206B
公开(公告)日：2023-11-10
申请号：CN202011291354.8
申请日：2017-01-06
Applicant: 三星电子株式会社
Abstract: 提供了三维(3D)半导体存储器件及其制造方法。3D半导体存储器件可以包括：基板，包括单元阵列区和连接区；下层叠结构，包括竖直地层叠在基板上的多个下电极，下层叠结构在连接区上具有在第一方向上延伸的第一阶梯结构和在基本上垂直于第一方向的第二方向上延伸的第二阶梯结构；以及多个中间层叠结构，竖直地层叠在下层叠结构上。每个中间层叠结构包括竖直地层叠的多个中间电极并且在连接区上具有在第二方向上延伸的第三阶梯结构和在第一方向上延伸的第四阶梯结构。相对于基板的顶表面，第一阶梯结构的斜坡具有第一倾斜角，第二阶梯结构的斜坡具有基本上等于第一倾斜角的第二倾斜角，第四阶梯结构的斜坡具有不同于第一倾斜角的第三倾斜角。
-
公开(公告)号：CN114156277A
公开(公告)日：2022-03-08
申请号：CN202111429771.9
申请日：2017-01-06
Applicant: 三星电子株式会社
IPC: H01L27/11578 , H01L27/11568 , H01L27/11573
Abstract: 提供了制造三维(3D)半导体存储器件的方法。该方法可以包括：在包括单元阵列区和连接区的基板上形成包括竖直地且交替地层叠的绝缘层和水平层的薄层结构；在薄层结构上形成包括竖直地层叠的多个上水平图案的上结构，上结构在连接区上具有在第一方向上形成的第一阶梯结构以及在垂直于第一方向的第二方向上形成的第二阶梯结构；形成掩模图案，掩模图案暴露上结构的第一阶梯结构和第二阶梯结构在连接区上的一部分以及薄层结构在连接区上的一部分；以及使用掩模图案作为蚀刻掩模执行焊盘蚀刻工艺以蚀刻上结构的一部分和薄层结构的一部分。
-
公开(公告)号：CN109326607A
公开(公告)日：2019-02-12
申请号：CN201810865994.1
申请日：2018-08-01
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
Abstract: 一种三维半导体器件包括：栅电极，其包括焊盘区域，所述焊盘区域沿第一方向依次降低第一阶梯部分并且沿垂直于所述第一方向的第二方向依次降低第二阶梯部分，所述第二阶梯部分低于所述第一阶梯部分，其中，在依次降低所述第二阶梯部分的焊盘区域之中的单个焊盘区域沿所述第二方向的长度小于所述焊盘区域中的剩余焊盘区域沿所述第二方向的长度。
-
公开(公告)号：CN106992181A
公开(公告)日：2017-07-28
申请号：CN201611179008.4
申请日：2016-12-19
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
CPC classification number: H01L23/5283 , H01L21/76816 , H01L21/76877 , H01L23/5226 , H01L27/11551 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11575 , H01L27/11578 , H01L27/11582
Abstract: 本发明公开了三维(3D)半导体器件，其中一种3D半导体器件包括包含层叠在基板上的第一叠层和第二叠层的叠层结构。第一叠层和第二叠层的每个包括第一电极和在第一电极上的第二电极。第一叠层的第二电极的侧壁与第二叠层的第二电极的侧壁水平地间隔开第一距离。在第一叠层和第二叠层的每个中，第一电极的侧壁与第二电极的侧壁水平地间隔开第二距离。第二距离小于第一距离的一半。
-
公开(公告)号：CN109326607B
公开(公告)日：2024-05-28
申请号：CN201810865994.1
申请日：2018-08-01
Applicant: 三星电子株式会社
Abstract: 一种三维半导体器件包括：栅电极，其包括焊盘区域，所述焊盘区域沿第一方向依次降低第一阶梯部分并且沿垂直于所述第一方向的第二方向依次降低第二阶梯部分，所述第二阶梯部分低于所述第一阶梯部分，其中，在依次降低所述第二阶梯部分的焊盘区域之中的单个焊盘区域沿所述第二方向的长度小于所述焊盘区域中的剩余焊盘区域沿所述第二方向的长度。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.028 seconds)
