-
-
-
公开(公告)号：CN115734616A
公开(公告)日：2023-03-03
申请号：CN202211002748.6
申请日：2022-08-19
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：下阶梯连接部，在衬底上位于第一竖直高度处；上阶梯连接部，在衬底上位于高于第一竖直高度的第二竖直高度处；下绝缘块，在第一竖直高度处接触多个下导电焊盘部中的每一个；上绝缘块，在第二竖直高度处接触多个上导电焊盘部中的每一个；中间绝缘膜，在第一竖直高度和第二竖直高度之间的第三竖直高度处在下绝缘块和上绝缘块之间；以及第一插塞结构，沿竖直方向延伸到下阶梯连接部、中间绝缘膜和上绝缘块中，其中，第一插塞结构在水平方向上的宽度在第三竖直高度处最大。
-
公开(公告)号：CN115701222A
公开(公告)日：2023-02-07
申请号：CN202210423960.3
申请日：2022-04-15
Applicant: 三星电子株式会社
Abstract: 一种三维半导体存储器件包括：衬底；堆叠结构，包括交替且重复地堆叠在衬底上的层间介电层和栅电极，并包括位于衬底上的第一堆叠结构和位于第一堆叠结构上的第二堆叠结构；种子层，介于第一和第二堆叠结构之间并在水平方向上延伸；竖直沟道结构，贯穿堆叠结构并与衬底接触；第一接触插塞，贯穿堆叠结构并与栅电极中的一个接触。种子层可以包括包围竖直沟道结构和第一接触插塞的第一种子图案和第二种子图案，并且第一种子图案和第二种子图案可以在水平方向上彼此间隔开。
-
公开(公告)号：CN114256269A
公开(公告)日：2022-03-29
申请号：CN202110836683.4
申请日：2021-07-23
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11573
Abstract: 一种半导体器件，包括：衬底，具有单元阵列和延伸区域；栅电极结构，具有沿第一方向堆叠的栅电极；沟道，在单元阵列区域上穿过栅电极结构；第一划分图案，在单元阵列和延伸区域上沿第二方向延伸，该第一划分图案位于栅电极结构在第三方向上的相对侧；绝缘图案结构，在延伸区域上部分地穿过栅电极结构；通孔，穿过绝缘图案结构；以及支撑层，在栅电极结构上并在单元阵列和延伸区域上延伸，该支撑层接触第一划分图案的上侧壁，并且该支撑层不接触延伸区域上的第一划分图案与绝缘图案结构相邻的部分的上表面。
-
Patent Agency Ranking
公开(公告)号：CN114156279A
公开(公告)日：2022-03-08
申请号：CN202111046611.6
申请日：2021-09-07
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11563
Abstract: 一种半导体器件，包括下部结构和堆叠结构，该堆叠结构具有交替堆叠在下部结构上的层间绝缘层和水平层。第一坝竖直结构穿透堆叠结构。第一坝竖直结构将堆叠结构划分为栅极堆叠区域和绝缘体堆叠区域。水平层包括栅极堆叠区域中的栅极水平层和绝缘体堆叠区域中的绝缘水平层。存储器竖直结构和支撑体竖直结构穿透栅极堆叠区域。分离结构穿透栅极堆叠区域。一个分离结构包括第一侧表面、不与第一侧表面垂直的第二侧表面、以及从第一侧表面延伸到第二侧表面的连接侧表面。连接侧表面高于栅极水平层的最上栅极水平层。
-
公开(公告)号：CN113497000A
公开(公告)日：2021-10-12
申请号：CN202110378061.1
申请日：2021-04-08
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L27/11524 , H01L27/1157 , H01L21/768
Abstract: 一种竖直存储器装置包括栅电极结构、沟道、绝缘图案结构、蚀刻停止结构和贯通件。栅电极结构包括在基本垂直于衬底的上表面的第一方向上在衬底上彼此间隔开的栅电极，所述栅电极中的每一个在基本平行于衬底的上表面的第二方向上延伸。沟道在第一方向上延伸穿过栅电极结构。绝缘图案结构延伸穿过栅电极结构。蚀刻停止结构延伸穿过栅电极结构，并且包围绝缘图案结构的至少一部分侧壁，并且蚀刻停止结构包括填充图案和填充图案的侧壁上的蚀刻停止图案。贯通件在第一方向上延伸穿过绝缘图案结构。
-
公开(公告)号：CN109817628A
公开(公告)日：2019-05-28
申请号：CN201811375084.1
申请日：2018-11-19
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11556 , H01L27/11573 , H01L27/11582
Abstract: 提供了三维半导体存储器件和制造其的方法。一种存储器件可以包括：半导体层，包括第一区和第二区；第一垂直结构，在第一区上并在与半导体层的顶表面垂直的第一方向上延伸；以及第二垂直结构，在第二区上并在第一方向上延伸。第一垂直结构可以包括在第一方向上延伸并与半导体层接触的垂直半导体图案、以及围绕垂直半导体图案的第一数据存储图案。第二垂直结构可以包括在第一方向上延伸并与半导体层接触的绝缘结构、以及围绕绝缘结构的第二数据存储图案。
-
公开(公告)号：CN109273448A
公开(公告)日：2019-01-25
申请号：CN201810725247.8
申请日：2018-07-04
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11556 , H01L27/11568 , H01L27/11582
CPC classification number: H01L27/11582 , H01L21/3213 , H01L21/76802 , H01L21/76877 , H01L27/11526 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L29/41775 , H01L29/66666 , H01L29/7827 , H01L29/7889 , H01L29/7926 , H01L27/11521 , H01L27/11568
Abstract: 一种半导体器件包括：栅电极，沿着垂直于衬底的上表面的方向堆叠，栅电极在与所述衬底的上表面平行的第一方向上延伸到不同的长度，每个栅电极包括在垂直于第一方向且与所述衬底的上表面平行的第二方向上彼此隔开的子栅电极以及将其中的子栅电极彼此连接的至少一个栅极连接部；通道，垂直于衬底的上表面延伸穿过栅电极；以及虚设通道，垂直于衬底的上表面延伸穿过栅电极，虚设通道包括以行和列布置的第一虚设通道以及在包括栅极连接部的区域中布置在第一虚设通道之间的第二虚设通道。
-
公开(公告)号：CN109786388B
公开(公告)日：2024-05-28
申请号：CN201811328641.4
申请日：2018-11-09
Applicant: 三星电子株式会社
IPC: H10B43/10 , H10B43/35 , H10B43/40 , H01L21/762
Abstract: 提供一种垂直型半导体器件及其制造方法。所述垂直型半导体器件包括：衬底，所述衬底具有多个沟槽；支撑图案，所述支撑图案填充所述多个沟槽并且从所述衬底的顶表面突出；半导体层，所述半导体层设置在所述衬底上，并且填充所述支撑图案之间的空间；堆叠结构，所述堆叠结构设置在所述支撑图案和所述半导体层上，并且包括交替和重复堆叠的多个绝缘层和多个第一导电图案；以及多个沟道结构，所述多个沟道结构穿透所述堆叠结构和所述半导体层，并延伸到所述支撑图案中。每个沟道结构包括沟道层。所述沟道层的至少一部分与所述半导体层接触。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.05 seconds)
