-
公开(公告)号：CN111312716A
公开(公告)日：2020-06-19
申请号：CN201910728227.0
申请日：2019-08-08
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L23/528
Abstract: 本公开提供了包括沟道结构的半导体器件。一种半导体器件可以包括基板和堆叠结构，在该堆叠结构中多个绝缘层和多个互连层交替地堆叠在基板上。隔离区域可以在第一方向上与堆叠结构交叉。多个第一结构可以在垂直于第一方向的第二方向上延伸到堆叠结构中。多个第一图案可以在隔离区域中在第二方向上延伸到堆叠结构中。所述多个第一图案的底部可以比所述多个沟道结构的底部在第二方向上更远离基板的上表面。
-
公开(公告)号：CN115734616A
公开(公告)日：2023-03-03
申请号：CN202211002748.6
申请日：2022-08-19
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：下阶梯连接部，在衬底上位于第一竖直高度处；上阶梯连接部，在衬底上位于高于第一竖直高度的第二竖直高度处；下绝缘块，在第一竖直高度处接触多个下导电焊盘部中的每一个；上绝缘块，在第二竖直高度处接触多个上导电焊盘部中的每一个；中间绝缘膜，在第一竖直高度和第二竖直高度之间的第三竖直高度处在下绝缘块和上绝缘块之间；以及第一插塞结构，沿竖直方向延伸到下阶梯连接部、中间绝缘膜和上绝缘块中，其中，第一插塞结构在水平方向上的宽度在第三竖直高度处最大。
-
公开(公告)号：CN115701222A
公开(公告)日：2023-02-07
申请号：CN202210423960.3
申请日：2022-04-15
Applicant: 三星电子株式会社
Abstract: 一种三维半导体存储器件包括：衬底；堆叠结构，包括交替且重复地堆叠在衬底上的层间介电层和栅电极，并包括位于衬底上的第一堆叠结构和位于第一堆叠结构上的第二堆叠结构；种子层，介于第一和第二堆叠结构之间并在水平方向上延伸；竖直沟道结构，贯穿堆叠结构并与衬底接触；第一接触插塞，贯穿堆叠结构并与栅电极中的一个接触。种子层可以包括包围竖直沟道结构和第一接触插塞的第一种子图案和第二种子图案，并且第一种子图案和第二种子图案可以在水平方向上彼此间隔开。
-
公开(公告)号：CN112310095A
公开(公告)日：2021-02-02
申请号：CN202010673043.1
申请日：2020-07-14
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11575 , H01L27/11582
Abstract: 公开了垂直存储器件和制造垂直存储器件的方法。该垂直存储器件包括：衬底，具有单元块区域、块分离区域和边界区域；多个堆叠结构，布置在单元块区域和边界区域中使得绝缘中间层图案与电极图案交替地堆叠在衬底上。堆叠结构通过块分离区域在第三方向上间隔开。多个沟道结构在单元块区域中在第一方向上穿过堆叠结构延伸到衬底，并连接到衬底。多个虚设沟道结构在边界区域中延伸穿过每个堆叠结构的上部部分，并连接到与衬底间隔开的虚设底部电极图案。因此，基本上防止了在衬底附近的桥接缺陷。
-
公开(公告)号：CN112086464A
公开(公告)日：2020-12-15
申请号：CN202010411002.5
申请日：2020-05-15
Applicant: 三星电子株式会社
IPC: H01L27/11578 , H01L27/11582 , H01L27/11551 , H01L27/11556
Abstract: 公开了一种半导体装置。所述半导体装置包括：第一基底，在第一基底中限定第一区域和第二区域；第一堆叠结构，具有在第一基底上顺序地移位并堆叠的第一栅电极；第二堆叠结构，具有在第一堆叠结构上顺序地移位并堆叠的第二栅电极；结层，设置在第一堆叠结构与第二堆叠结构之间；第一层间绝缘层，设置在第一堆叠结构的侧表面上；第二层间绝缘层，覆盖第二堆叠结构；第一沟道孔，穿透上述结构和/或层；以及第二沟道孔，穿透上述结构和/或层。第一沟道孔的第二部分在与第一方向正交的第二方向上的高度小于第二沟道孔的第二部分在第二方向上的高度。
-
Patent Agency Ranking
公开(公告)号：CN109326605A
公开(公告)日：2019-02-12
申请号：CN201810788922.1
申请日：2018-07-18
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11524
Abstract: 一种垂直半导体器件可以包括导电图案结构、垫结构、多个沟道结构、多个第一虚设结构和多个第二虚设结构。导电图案结构可以在衬底的第一区域中并可以在第一方向上延伸。垫结构可以在衬底的第二区域中与衬底的第一区域的相反侧的每个相邻，并可以接触导电图案结构的侧部。沟道结构可以穿过导电图案结构延伸，并可以规则地布置在衬底上。第一虚设结构可以穿过导电图案结构延伸，并可以设置在衬底的第一区域的与衬底的第二区域相邻的部分中。第二虚设结构可以在衬底上穿过垫结构延伸。沟道结构的每个可以在第一方向上具有第一宽度，第一虚设结构的每个可以在第一方向上具有大于第一宽度的第二宽度。
-
公开(公告)号：CN116507126A
公开(公告)日：2023-07-28
申请号：CN202310058816.9
申请日：2023-01-19
Applicant: 三星电子株式会社
IPC: H10B41/30 , H10B41/27 , H10B43/30 , H10B43/27 , H01L23/544
Abstract: 公开了半导体装置和数据存储系统。该半导体装置包括：衬底，其具有第一区域和第二区域；第一堆叠结构，其位于第一区域中；第一沟道结构，其穿透第一堆叠结构并且与衬底接触；以及第二堆叠结构，其位于第一堆叠结构和第一沟道结构上。该装置还包括：第二沟道结构，其穿透第二堆叠结构并且连接到第一沟道结构；第一模制结构，其位于第二区域中；第一对准结构，其穿透第一模制结构并且与衬底接触；以及第二模制结构，其位于第一模制结构和第一对准结构上。该装置还包括：第二对准结构，其穿透第二模制结构并且连接到第一对准结构；以及保护层，其位于第一模制结构与第二模制结构之间。
-
公开(公告)号：CN109326605B
公开(公告)日：2023-04-18
申请号：CN201810788922.1
申请日：2018-07-18
Applicant: 三星电子株式会社
Abstract: 一种垂直半导体器件可以包括导电图案结构、垫结构、多个沟道结构、多个第一虚设结构和多个第二虚设结构。导电图案结构可以在衬底的第一区域中并可以在第一方向上延伸。垫结构可以在衬底的第二区域中与衬底的第一区域的相反侧的每个相邻，并可以接触导电图案结构的侧部。沟道结构可以穿过导电图案结构延伸，并可以规则地布置在衬底上。第一虚设结构可以穿过导电图案结构延伸，并可以设置在衬底的第一区域的与衬底的第二区域相邻的部分中。第二虚设结构可以在衬底上穿过垫结构延伸。沟道结构的每个可以在第一方向上具有第一宽度，第一虚设结构的每个可以在第一方向上具有大于第一宽度的第二宽度。
-
公开(公告)号：CN111341779A
公开(公告)日：2020-06-26
申请号：CN201910863817.4
申请日：2019-09-12
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 一种三维半导体存储装置包括：衬底，其包括单元阵列区和连接区；堆叠结构，其包括依次堆叠在衬底上的下堆叠结构和上堆叠结构，其中，堆叠结构包括交替且垂直地堆叠在衬底上的绝缘层和电极；垂直结构，其位于穿透单元阵列区上的下堆叠结构和上堆叠结构的沟道孔中；以及伪结构，其位于穿透连接区上的下堆叠结构和上堆叠结构中的至少一个的伪孔中。连接区包括位于单元阵列区的一侧的第二连接区和位于第二连接区的一侧的第一连接区。第二连接区中的伪孔的表面图案形状与第一连接区中的伪孔的形状不同。
-
公开(公告)号：CN111312716B
公开(公告)日：2024-04-16
申请号：CN201910728227.0
申请日：2019-08-08
Applicant: 三星电子株式会社
IPC: H10B43/27 , H10B43/35 , H10B43/10 , H01L23/528
Abstract: 本公开提供了包括沟道结构的半导体器件。一种半导体器件可以包括基板和堆叠结构，在该堆叠结构中多个绝缘层和多个互连层交替地堆叠在基板上。隔离区域可以在第一方向上与堆叠结构交叉。多个第一结构可以在垂直于第一方向的第二方向上延伸到堆叠结构中。多个第一图案可以在隔离区域中在第二方向上延伸到堆叠结构中。所述多个第一图案的底部可以比所述多个沟道结构的底部在第二方向上更远离基板的上表面。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.021 seconds)
