-
公开(公告)号：CN110190061A
公开(公告)日：2019-08-30
申请号：CN201811541493.4
申请日：2018-12-17
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11578 , H01L27/11524 , H01L27/11551
Abstract: 本公开提供了三维半导体存储器件。一种半导体存储器件包括单元阵列区，该单元阵列区包括堆叠结构和在堆叠结构之间延伸的字线切割区。此外，半导体存储器件包括与单元阵列区成堆叠并包括支撑结构的外围电路区。
-
公开(公告)号：CN110120393A
公开(公告)日：2019-08-13
申请号：CN201910103213.X
申请日：2019-02-01
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11529 , H01L27/11582 , H01L27/11573
Abstract: 一种三维(3D)半导体存储器件包括：源极导电图案，在衬底上并平行于衬底的顶表面延伸；以及电极结构，包括在垂直于衬底的顶表面的第一方向上顺序地堆叠在源极导电图案上的擦除控制栅电极、地选择栅电极、单元栅电极和串选择栅电极。
-
-
公开(公告)号：CN110634874A
公开(公告)日：2019-12-31
申请号：CN201910525108.5
申请日：2019-06-18
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 一种三维半导体存储器件包括：衬底；电极结构，包括顺序地堆叠在衬底上的栅电极；源极结构，在电极结构和衬底之间；垂直半导体图案，穿过电极结构和源极结构；数据存储图案，在垂直半导体图案的每个和电极结构之间；以及公共源极图案，在源极结构和衬底之间。公共源极图案具有比源极结构低的电阻率，并且通过源极结构连接到垂直半导体图案。
-
-
Patent Agency Ranking
公开(公告)号：CN113097213A
公开(公告)日：2021-07-09
申请号：CN202010951488.1
申请日：2020-09-11
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11573
Abstract: 提供了一种半导体装置。所述半导体装置包括：外围电路结构，设置在基底上；下堆叠件和上堆叠件，下堆叠件设置在外围电路结构上，上堆叠件设置在下堆叠件上，下堆叠件包括多个下绝缘层和与所述多个下绝缘层交替地堆叠的多条下字线；多个沟道结构，在单元阵列区中延伸穿过下堆叠件和上堆叠件；一对分隔绝缘层，竖直地延伸穿过下堆叠件和上堆叠件并且在水平方向上延伸，所述一对分隔绝缘层在竖直方向上彼此间隔开；以及字线分隔层，设置在下堆叠件的上部处并且当在平面图中观看时与所述一对分隔绝缘层交叉，字线分隔层竖直地延伸穿过所述多条下字线中的至少一条下字线。
-
公开(公告)号：CN112466877A
公开(公告)日：2021-03-09
申请号：CN202010915102.1
申请日：2020-09-03
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11551 , H01L27/11556 , H01L27/1157 , H01L27/11578 , H01L27/11582
Abstract: 提供了包括数据存储图案的半导体器件。所述半导体器件包括：下结构；包括栅极层和层间绝缘层并且具有开口的堆叠结构；位于所述开口中的垂直结构；位于所述垂直结构上的接触结构；以及位于所述接触结构上的导电线。所述垂直结构包括绝缘芯区域、覆盖所述绝缘芯区域的侧表面和下表面的沟道半导体层、位于所述沟道半导体层与所述栅极层之间并且彼此间隔开的数据存储图案、第一电介质层和第二电介质层。所述第一电介质层的至少一部分位于所述数据存储图案与所述栅极层之间，所述第二电介质层的至少一部分位于所述数据存储图案与所述沟道半导体层之间，并且所述绝缘芯区域在面对所述栅极层的区域中包括具有增加的宽度的第一凸部。
-
-
公开(公告)号：CN112542467A
公开(公告)日：2021-03-23
申请号：CN202010984502.8
申请日：2020-09-18
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11565
Abstract: 本发明构思提供了半导体存储器件及其制造方法。该半导体存储器件包括堆叠结构，该堆叠结构包括依次堆叠在包括单元阵列区域和延伸区域的衬底上的水平电极、以及在水平电极之间的水平绝缘层。该半导体存储器件还可以包括穿透堆叠结构的垂直结构，垂直结构中的第一垂直结构在单元阵列区域上，并且垂直结构中的第二垂直结构在延伸区域上。每个垂直结构包括沟道层以及依次堆叠在沟道层的侧壁上的隧穿绝缘层、电荷存储层和阻挡绝缘层。第一垂直结构的电荷存储层包括电荷存储图案，电荷存储图案在垂直于衬底的顶表面的方向上彼此间隔开且水平绝缘层插置在其间。第二垂直结构的电荷存储层沿着水平电极的侧壁和水平绝缘层的侧壁延伸。
-
公开(公告)号：CN110518015A
公开(公告)日：2019-11-29
申请号：CN201910269680.X
申请日：2019-04-04
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 一种半导体器件包括在衬底上的下导电层。导电线在下导电层上。提供在导电线中的掩埋沟槽。提供在导电线上并在掩埋沟槽中延伸的支撑物。包括交替堆叠的多个绝缘层和多个导电层的堆叠结构在支撑物上。提供穿过堆叠结构、支撑物和导电线的沟道结构。提供穿过堆叠结构、支撑物和导电线的隔离沟槽。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.022 seconds)
