公开(公告)号：CN112447752A

公开(公告)日：2021-03-05

申请号：CN202010914790.X

申请日：2020-09-03

Applicant: 三星电子株式会社

Inventor： 孙荣晥 ,  林周永 ,  沈善一 ,  李洙衡 ,  丁相勋

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11582

Abstract: 竖直存储器装置包括在衬底上竖直地延伸的沟道。电荷存储结构设置在沟道的侧壁上。栅电极竖直地彼此间隔开，并围绕电荷存储结构。第一绝缘图案包括栅电极之间的气隙。电荷存储结构包括水平地顺序地堆叠的隧道绝缘层、电荷俘获图案和第一阻挡图案。电荷存储结构包括竖直地彼此间隔开的电荷俘获图案。电荷俘获图案中的每一个水平地面对栅电极中的一个。电荷俘获图案中的每一个的面对第一阻挡图案的外侧壁在第一方向上的长度小于其面对隧道绝缘层的内侧壁在第一方向上的长度。

公开(公告)号：CN112466877A

公开(公告)日：2021-03-09

申请号：CN202010915102.1

申请日：2020-09-03

Applicant: 三星电子株式会社

Inventor： 孙荣晥 ,  丁相勋 ,  洪祥准 ,  姜书求 ,  韩智勋

IPC: H01L27/11524 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11578 ,  H01L27/11582

Abstract: 提供了包括数据存储图案的半导体器件。所述半导体器件包括：下结构；包括栅极层和层间绝缘层并且具有开口的堆叠结构；位于所述开口中的垂直结构；位于所述垂直结构上的接触结构；以及位于所述接触结构上的导电线。所述垂直结构包括绝缘芯区域、覆盖所述绝缘芯区域的侧表面和下表面的沟道半导体层、位于所述沟道半导体层与所述栅极层之间并且彼此间隔开的数据存储图案、第一电介质层和第二电介质层。所述第一电介质层的至少一部分位于所述数据存储图案与所述栅极层之间，所述第二电介质层的至少一部分位于所述数据存储图案与所述沟道半导体层之间，并且所述绝缘芯区域在面对所述栅极层的区域中包括具有增加的宽度的第一凸部。

公开(公告)号：CN111354658A

公开(公告)日：2020-06-30

申请号：CN201910821987.6

申请日：2019-09-02

Applicant: 三星电子株式会社

Inventor： 丁相勋 ,  高镛璇 ,  D.H.金 ,  金台宪 ,  文彰燮 ,  沈雨宽 ,  梁准烈 ,  车世浩

IPC: H01L21/67 ,  H01L21/3213

Abstract: 本发明提供一种湿蚀刻系统操作方法、利用其形成半导体器件的方法和湿蚀刻系统，其中该湿蚀刻系统操作方法包括：提供具有第N蚀刻溶液的蚀刻装置；将第N批基板装载到蚀刻装置中并执行第N蚀刻工艺；排出第N蚀刻溶液中的一些；用从连接到蚀刻装置的供给装置供应的第(N+1)蚀刻溶液再填充蚀刻装置；以及将第(N+1)批基板装载到蚀刻装置中并执行第(N+1)蚀刻工艺，其中第(N+1)蚀刻溶液具有在第(N+1)蚀刻工艺的温度管理范围内或高于该温度管理范围的温度，以及其中第(N+1)蚀刻溶液具有在第(N+1)蚀刻工艺的浓度管理范围内或高于该浓度管理范围的浓度，N是正整数。

公开(公告)号：CN112563283A

公开(公告)日：2021-03-26

申请号：CN202010939717.8

申请日：2020-09-09

Applicant: 三星电子株式会社

Inventor： 李承桓 ,  李洙衡 ,  林周永 ,  张大铉 ,  丁相勋

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/11582

Abstract: 公开了一种三维半导体存储器件，其包括：交替地堆叠在基板上的栅极间电介质层和电极层；穿透栅极间电介质层和电极层并且延伸到基板中的垂直半导体图案；在垂直半导体图案与电极层之间的阻挡电介质图案；隧道电介质层，在阻挡电介质图案与垂直半导体图案之间并且与栅极间电介质层接触；以及在阻挡电介质图案与隧道电介质层之间的第一电荷存储图案。第一电荷存储图案中的一个与阻挡电介质图案中的一个的顶表面和底表面接触。

公开(公告)号：CN112542467A

公开(公告)日：2021-03-23

申请号：CN202010984502.8

申请日：2020-09-18

Applicant: 三星电子株式会社

Inventor： 丁相勋 ,  洪祥准 ,  沈善一 ,  金坰显 ,  文彰燮

IPC: H01L27/11582 ,  H01L27/11565

Abstract: 本发明构思提供了半导体存储器件及其制造方法。该半导体存储器件包括堆叠结构，该堆叠结构包括依次堆叠在包括单元阵列区域和延伸区域的衬底上的水平电极、以及在水平电极之间的水平绝缘层。该半导体存储器件还可以包括穿透堆叠结构的垂直结构，垂直结构中的第一垂直结构在单元阵列区域上，并且垂直结构中的第二垂直结构在延伸区域上。每个垂直结构包括沟道层以及依次堆叠在沟道层的侧壁上的隧穿绝缘层、电荷存储层和阻挡绝缘层。第一垂直结构的电荷存储层包括电荷存储图案，电荷存储图案在垂直于衬底的顶表面的方向上彼此间隔开且水平绝缘层插置在其间。第二垂直结构的电荷存储层沿着水平电极的侧壁和水平绝缘层的侧壁延伸。