公开(公告)号：CN101211661A

公开(公告)日：2008-07-02

申请号：CN200710300427.3

申请日：2007-12-27

Applicant: 三星电子株式会社

Inventor： 玄在雄 ,  赵庆来 ,  朴奎灿 ,  朴允童 ,  李忠浩 ,  边成宰

IPC: G11C16/10

CPC classification number: G11C11/5628 ,  G11C16/10 ,  G11C2211/5642

Abstract: 提供一种多级半导体存储装置及其编程方法，在示例性实施例中，将n比特数据编程到半导体存储装置的方法可包括：从第一锁存器输出已写入存储单元的所述数据的第一比特；将所述数据的第一比特存储到第三锁存器；将所述数据的第二比特存储到第一锁存器；从第一锁存器输出所述数据的第二比特；将所述数据的第二比特存储到第二锁存器；参照存储在第三锁存器中的所述数据的第一比特的数据存储状态，将存储在第二锁存器中的所述数据的第二比特写入存储单元。

公开(公告)号：CN101211662A

公开(公告)日：2008-07-02

申请号：CN200710301180.7

申请日：2007-12-26

Applicant: 三星电子株式会社

Inventor： 赵庆来 ,  玄在雄 ,  边成宰 ,  朴奎灿 ,  朴允童 ,  李忠浩

IPC: G11C16/10 ,  G11C16/34

CPC classification number: G11C16/0483 ,  G11C11/5628 ,  G11C2211/5648

Abstract: 本发明提供一种存储单元编程方法，在该存储单元编程方法中，使用多个阈值电压分布来执行第一至第n编程操作，以编入n位数据的第一至第n位。顺序地执行第一至第n编程操作。在第n编程操作中使用的阈值电压分布之间的阈值电压差小于或等于在第一至第n－1编程操作中使用的阈值电压分布之间的阈值电压差中的至少一个。

公开(公告)号：CN1090672A

公开(公告)日：1994-08-10

申请号：CN93121528.5

申请日：1993-12-29

Applicant: 三星电子株式会社

Inventor： 朴奎灿 ,  李礼承 ,  潘天洙 ,  李庚旭

IPC: G11C21/00 ,  H01L27/108

CPC classification number: H01L27/10858 ,  H01L27/1082

Abstract: 以绝缘体附硅制造DRAM的方法，步骤为：在第一硅衬底上划分单元区域与外围区域并形成存储器件区域的下凹；隔离各电元件形成第一绝缘层以划分有源与无源区；有源区与电容器在第一绝缘层上连接处形成电容的电介质层；电介质层上成型多晶硅层以形成存储节点；极板节点上形成第二绝缘层并以热处理平整化；已平整的绝缘层上形成第三导电层达预定厚度并将其抛光平整；以第二绝缘层为蚀刻阻挡层；平整第一硅衬底背面显露有源区；并在形成位线同时形成开关元件。

公开(公告)号：CN101211661B

公开(公告)日：2012-07-04

申请号：CN200710300427.3

申请日：2007-12-27

Applicant: 三星电子株式会社

Inventor： 玄在雄 ,  赵庆来 ,  朴奎灿 ,  朴允童 ,  李忠浩 ,  边成宰

IPC: G11C16/10

CPC classification number: G11C11/5628 ,  G11C16/10 ,  G11C2211/5642

Abstract: 提供一种多级半导体存储装置及其编程方法，在示例性实施例中，将n比特数据编程到半导体存储装置的方法可包括：从第一锁存器输出已写入存储单元的所述数据的第一比特；将所述数据的第一比特存储到第三锁存器；将所述数据的第二比特存储到第一锁存器；从第一锁存器输出所述数据的第二比特；将所述数据的第二比特存储到第二锁存器；参照存储在第三锁存器中的所述数据的第一比特的数据存储状态，将存储在第二锁存器中的所述数据的第二比特写入存储单元。

公开(公告)号：CN1534789A

公开(公告)日：2004-10-06

申请号：CN200410043071.6

申请日：2004-03-10

Applicant: 三星电子株式会社

Inventor： 朴奎灿 ,  申光植 ,  张成男

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/792 ,  H01L21/8247

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11534 ,  H01L29/42328

Abstract: 本发明公开了一种非易失性存储器件及其制造方法。非易失性存储器件包括栅线，该栅线包括栅极电介质层、底部栅极图形、栅间电介质以及顶部栅极图形，它们都是顺序叠置的。该栅间电介质的宽度比该底部栅极图形的宽度窄。

公开(公告)号：CN1036227C

公开(公告)日：1997-10-22

申请号：CN93121528.5

申请日：1993-12-29

Applicant: 三星电子株式会社

Inventor： 朴奎灿 ,  李礼承 ,  潘天洙 ,  李庚旭

IPC: G11C11/404

CPC classification number: H01L27/10858 ,  H01L27/1082

Abstract: 以绝缘体附硅制造DRAM的方法，步骤为；在第一硅衬底上划分单元区域与外围区域并形成存储器件区域的下凹；隔离各电元件形成第一绝缘层以划分有源与无源区；有源区与电容器在第一绝缘层上连接处形成电容的电介质层；电介质层上成型多晶硅层以形成存储节点；极板节点上形成第二绝缘层并以热处理平整化；已平整的绝缘层上形成第三导电层达预定厚度并将其抛光平整；以第二绝缘层为蚀刻阻挡层；平整第一硅衬底背面显露有源区；并在形成位线同时形成开关元件。

公开(公告)号：CN101207136A

公开(公告)日：2008-06-25

申请号：CN200710199197.6

申请日：2007-12-20

Applicant: 三星电子株式会社

Inventor： 玄在雄 ,  朴奎灿 ,  朴允童 ,  金元柱 ,  陈暎究 ,  金锡必 ,  赵庆来 ,  李政勋 ,  宋承桓

IPC: H01L27/115 ,  H01L23/522 ,  G11C16/10 ,  G11C16/26 ,  G11C16/14

CPC classification number: H01L27/115 ,  B82Y10/00 ,  G11C16/0483 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11568 ,  H01L27/1203

Abstract: 本发明提供了一种高度集成的非易失性存储器装置和一种操作该非易失性存储器装置的方法。该非易失性存储器装置包括半导体层。多个上控制栅电极布置在半导体层的上方。多个下控制栅电极布置在半导体层的下方，多个上控制栅电极和多个下控制栅电极交替地设置。多个上电荷存储层置于半导体层和上控制栅电极之间。多个下电荷存储层置于半导体层和下控制栅电极之间。

公开(公告)号：CN100373584C

公开(公告)日：2008-03-05

申请号：CN200410001967.8

申请日：2004-01-16

Applicant: 三星电子株式会社

Inventor： 姜大雄 ,  金泓秀 ,  崔正达 ,  朴奎灿 ,  曹盛纯 ,  任庸植 ,  场成男

IPC: H01L21/76 ,  H01L21/31 ,  H01L21/02

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11543

Abstract: 本发明提供制造具有多栅极绝缘层的半导体装置的方法以及由此制造的半导体装置。该方法包括在半导体衬底的第一区域和第二区域分别形成垫绝缘层和初始高电压栅极绝缘层。穿过垫绝缘层并掩埋在半导体衬底中的第一隔离层被形成以定义第一区域中的第一有源区，而穿过初始高电压绝缘层并掩埋在半导体衬底中的第二隔离层被形成以定义第二区域中的第二有源区。随后垫绝缘层被去除以露出第一有源区。低电压绝缘层形成在露出的第一有源区上。因此，可以使得在去除垫绝缘层以便在邻近第一隔离层的有源区上形成低电压栅极绝缘层的过程中形成在第一隔离层边缘处的凹陷区域(凹槽区域)的深度被最小化，并且它能够防止凹槽区域形成在第二隔离层的边缘处。

公开(公告)号：CN1302088A

公开(公告)日：2001-07-04

申请号：CN00135548.1

申请日：2000-12-18

Applicant: 三星电子株式会社

Inventor： 金坰显 ,  洪昌基 ,  郑佑仁 ,  金凡洙 ,  申有哲 ,  朴奎灿

IPC: H01L29/78 ,  H01L27/10 ,  H01L21/336

CPC classification number: H01L21/823462 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11541

Abstract: 一种具有多栅绝缘层的半导体器件及其制造方法。该半导体器件包括设置于半导体衬底预定区域的隔离区。隔离区限定至少一个第一有源区和至少一个第二有源区。用第一栅绝缘层覆盖第一有源区,用薄于第一栅绝缘层的第二栅绝缘层覆盖第二有源区。用最好覆盖第一和第二栅绝缘层的整个侧壁的隔离层填充隔离区。

公开(公告)号：CN101207136B

公开(公告)日：2010-12-22

申请号：CN200710199197.6

申请日：2007-12-20

Applicant: 三星电子株式会社

Inventor： 玄在雄 ,  朴奎灿 ,  朴允童 ,  金元柱 ,  陈暎究 ,  金锡必 ,  赵庆来 ,  李政勋 ,  宋承桓

IPC: H01L27/115 ,  H01L23/522 ,  G11C16/10 ,  G11C16/26 ,  G11C16/14

CPC classification number: H01L27/115 ,  B82Y10/00 ,  G11C16/0483 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11568 ,  H01L27/1203

Abstract: 本发明提供了一种高度集成的非易失性存储器装置和一种操作该非易失性存储器装置的方法。该非易失性存储器装置包括半导体层。多个上控制栅电极布置在半导体层的上方。多个下控制栅电极布置在半导体层的下方，多个上控制栅电极和多个下控制栅电极交替地设置。多个上电荷存储层置于半导体层和上控制栅电极之间。多个下电荷存储层置于半导体层和下控制栅电极之间。