公开(公告)号：CN114078969B

公开(公告)日：2025-03-21

申请号：CN202011083543.6

申请日：2020-10-12

Applicant: 台积电(中国)有限公司 ,  台湾积体电路制造股份有限公司

Inventor： 陈正龙

IPC: H10D30/65 ,  H10D30/01 ,  H10D62/10

Abstract: 本公开涉及横向扩散的MOSFET及其制造方法。一种半导体器件包括具有第一导电类型的第一半导体区域和具有第二导电类型的第二半导体区域、第二半导体区域中的源极区域和体接触区域。该半导体器件还包括在第二半导体区域中，横向位于源极区域和第一半导体区域之间的沟道区域、覆盖于沟道区域和第一半导体区域的一部分两者之上的栅极电介质层以及覆盖于栅极电介质层之上的栅极电极。半导体器件还包括覆盖体接触区域的上表面和源极区域的侧表面的共形导电层。

公开(公告)号：CN113658916B

公开(公告)日：2025-03-21

申请号：CN202110138324.1

申请日：2021-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高琬贻 ,  林洪正 ,  张哲豪 ,  卢永诚 ,  徐志安

IPC: H10D84/03 ,  H10D84/85

Abstract: 本文提出了半导体器件及其制造方法，其中制造了用于纳米结构的内部间隔件。在实施方式中，将电介质材料沉积用于内部间隔件，然后进行处理。所述处理可添加材料并导致体积膨胀，以闭合可能干扰后续工艺的任何缝隙。

公开(公告)号：CN110957267B

公开(公告)日：2025-03-21

申请号：CN201910921677.1

申请日：2019-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴荣堂 ,  连绍慈 ,  廖启宏 ,  吴思桦 ,  欧阳良岳 ,  李锦思

IPC: H01L21/768 ,  H10D30/01

Abstract: 提供内连线结构及其形成方法。形成介电层及其中的开口于基底之上。形成导电晶种层于介电层的顶面之上、以及沿着开口的底端和侧壁。形成导电填充层于晶种层之上。可透过表面预处理还原/移除晶种层表面上的金属氧化物。在清洁表面未暴露于氧的情况下，透过沉积填充材料于晶种层之上覆盖清洁表面。表面处理可包含使用氢自由基的反应性远程等离子体清洁。如果使用电镀沉积填充层，则表面处理可包含在开启电镀电流之前将基底浸至于电解质中。其他表面处理可包含使用氢自由基的主动预处理；或使用MCxT设备的Ar溅射。

公开(公告)号：CN119653868A

公开(公告)日：2025-03-18

申请号：CN202411665470.X

申请日：2024-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄麟淯 ,  陈世范 ,  许胜福

IPC: H10D89/60

Abstract: 在半导体器件的顶视图中，半导体器件包括集成电路和集成电路周围的一个或多个保护环。一个或多个保护环中的至少一个保护环包括衬底中的有源区域、在半导体器件的顶视图中在第一方向上延伸并且在半导体器件的顶视图中布置在第二方向上的第一多个细长导电结构以及在第二方向上延伸并且布置在第一方向上的第二多个细长导电结构。第一多个细长导电结构和第二多个细长导电结构的组合在有源区域之上形成导电网格，并且相对于仅包括第一多个细长导电结构或仅包括第二多个细长导电结构，提供了有源区域的表面区的增加的覆盖。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN110875420B

公开(公告)日：2025-03-18

申请号：CN201910795814.1

申请日：2019-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈季丞 ,  黄伟立 ,  吴俊逸 ,  巫洸毅 ,  黄宏麟 ,  苏智宏 ,  古进誉 ,  陈承先

IPC: H10N50/01 ,  H10N50/10

Abstract: 本公开一些实施例提供了一种形成半导体装置的结构的方法。此方法包括于半导体基板的上方形成钝化层。此方法还包括于钝化层的上方形成磁性元件。此方法还包括于磁性元件以及钝化层的上方形成隔离层，其中隔离层包括一高分子材料。再者，此方法包括于隔离层的上方形成导线，且导线延伸跨过磁性元件。

公开(公告)号：CN110660672B

公开(公告)日：2025-03-18

申请号：CN201910575177.7

申请日：2019-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈思颖 ,  邱雅文 ,  赵晟博 ,  詹易哲 ,  廖志评 ,  王永豪 ,  薛森鸿

IPC: H10D30/01 ,  H10D30/62 ,  H10D84/03 ,  H10D84/85

Abstract: 提供了一种半导体结构的形成方法，以及在形成半导体装置时进行高压退火工艺的方法与其装置。高压退火工艺可为高压干式高压退火工艺，其中退火的加压环境包括一或多种工艺气体。高压退火工艺可为湿式退火工艺，其中退火的加压环境包括蒸汽。

公开(公告)号：CN119627019A

公开(公告)日：2025-03-14

申请号：CN202411272118.X

申请日：2024-09-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林周坤 ,  哈沙·发达·裴努共达 ,  吕孟昇 ,  谭竞豪

IPC: H01L23/538 ,  H01L21/48

Abstract: 一种(用于多芯片中介层的)互连结构包括：位于相应地相对于第一和第二垂直方向定义位置中的第一位置的通孔堆叠，通孔堆叠包括在垂直于第一和第三方向的第三方向上彼此堆叠的通孔；过渡层中的过渡区段，在第一位置与通孔堆叠中最上面的一个通孔重叠并耦接，过渡区段是导电的，至少在第一方向或第二方向上延伸，以与偏移第一位置的第二位置重叠；以及位于第二位置且位于通孔堆叠上方并耦接到通孔堆叠的第一接触凸块。

公开(公告)号：CN113161284B

公开(公告)日：2025-03-14

申请号：CN202010013805.5

申请日：2020-01-07

Applicant: 台积电(南京)有限公司 ,  台湾积体电路制造股份有限公司

Inventor： 徐民翰 ,  曹荣志 ,  陈俊彰

IPC: H01L21/768

Abstract: 本公开涉及用于制造互连结构的方法。一种制造双镶嵌互连的方法，包括以下操作：在电介质层上方沉积金属硬掩模；在金属硬掩模中蚀刻金属硬掩模开口以暴露电介质层的顶表面；在电介质层中蚀刻至少一个互连开口，以暴露基底导电层的顶表面；修改金属硬掩模开口的侧壁；以及在金属硬掩模开口和至少一个互连开口中沉积导电材料。

公开(公告)号：CN113129944B

公开(公告)日：2025-03-14

申请号：CN201911411056.5

申请日：2019-12-31

Applicant: 台湾积体电路制造股份有限公司 ,  台积电(中国)有限公司

Inventor： 杨秀丽 ,  万和舟 ,  程宽 ,  吴经纬

IPC: G11C5/06 ,  G11C5/12 ,  G11C8/08

Abstract: 本公开涉及集成电路及其方法。一种集成电路包括第一存储器单元阵列、第二存储器单元阵列、第一互补数据线对、第二互补数据线对和第三互补数据线对。第一互补数据线对沿着第一存储器单元阵列延伸，并且耦合到第一存储器单元阵列。第二互补数据线对沿着第二存储器单元阵列延伸，并且耦合到第一互补数据线对。第三互补数据线对沿着第二存储器单元阵列延伸，并且耦合到第二存储器单元阵列。第一存储器单元阵列中的存储器单元的行数不同于第二存储器单元阵列中的存储器单元的行数。

公开(公告)号：CN112436087B

公开(公告)日：2025-03-14

申请号：CN202010656452.0

申请日：2020-07-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 金海光 ,  吴启明 ,  蔡正原 ,  蔡子中 ,  江法伸

IPC: H10N70/00 ,  H10N70/20 ,  H10B63/10

Abstract: 本公开的各种实施例涉及包含数据存储结构的存储单元。顶部电极上覆于底部电极。数据存储结构安置于顶部电极与底部电极之间。数据存储结构包含第一数据存储层、第二数据存储层以及第三数据存储层。第二数据存储层安置于第一数据存储层与第三数据存储层之间。第二数据存储层具有比第三数据存储层低的带隙。第一数据存储层具有比第二数据存储层低的带隙。