公开(公告)号：CN105374794B

公开(公告)日：2018-09-14

申请号：CN201410795262.1

申请日：2014-12-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  傅美惠 ,  林威戎 ,  周友华 ,  许嘉麟 ,  黄宏麟 ,  林士琦

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

Abstract: 本发明公开了一种互连结构和形成互连结构的方法。互连结构包括位于衬底上方的接触层；位于接触层上方的介电层，其中，介电层具有开口，开口暴露接触层的部分；位于接触层的暴露部分上方的硅化物层；沿着开口的侧壁的阻挡层；位于阻挡层上方的合金层；位于合金层上方的胶合层以及位于胶合层上方的导电插塞。

公开(公告)号：CN102386157A

公开(公告)日：2012-03-21

申请号：CN201010602782.8

申请日：2010-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖怡仁 ,  周友华 ,  黄宏麟 ,  杨怀德

IPC: H01L23/485 ,  H01L23/31 ,  H01L21/768 ,  H01L21/78

CPC classification number: H01L23/481 ,  H01L21/76898 ,  H01L24/03 ,  H01L24/05 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/03823 ,  H01L2224/03825 ,  H01L2224/0401 ,  H01L2224/05006 ,  H01L2224/05009 ,  H01L2224/05147 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05655 ,  H01L2225/06541 ,  H01L2225/06551 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1434 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/01046 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明公开了一种半导体结构及其形成方法，本发明提供的一种采用裸片边缘接点的半导体元件。集成电路裸片具有沟槽的后保护层，而沟槽填有导电材料且自接点延伸至裸片边缘以形成裸片边缘接点。沿着裸片边缘，可视情况形成穿透基板通孔。这将使沟槽中的导电材料电性耦合至穿透基板通孔，以形成较大的裸片边缘接点。上述集成电路裸片可置于多重裸片封装中，且多重裸片封装的墙状物的主要表面垂直于集成电路裸片的主要表面。裸片边缘接点可电性连接至多重裸片封装的墙状物上的接点。多重裸片封装可含有边缘接点以连接至另一基板如印刷电路板、封装基板、高密度内连线、或类似物。本发明提供3D IC封装更方便的测试接点与对抗热应力造成的集成电路龟裂。

公开(公告)号：CN102013421A

公开(公告)日：2011-04-13

申请号：CN201010273532.4

申请日：2010-09-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄宏麟 ,  萧景文 ,  许国经 ,  陈承先

IPC: H01L23/522

CPC classification number: H01L24/11 ,  H01L23/3157 ,  H01L23/481 ,  H01L24/13 ,  H01L24/81 ,  H01L2221/68327 ,  H01L2221/68359 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05558 ,  H01L2224/05572 ,  H01L2224/1147 ,  H01L2224/11823 ,  H01L2224/11849 ,  H01L2224/119 ,  H01L2224/11912 ,  H01L2224/13027 ,  H01L2224/13083 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13562 ,  H01L2224/1357 ,  H01L2224/13611 ,  H01L2224/818 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2224/05552

Abstract: 本发明揭示一种集成电路结构，包括：一半导体基底；一基底通孔电极穿过半导体基底；以及一含铜立柱(post)，位于半导体基底上方且电性连接至基底通孔电极。通过形成含铜立柱来取代焊料凸块，可使含铜立柱的厚度获得良好的控制且可低于用于将晶片接合至承载晶片的粘着层可行的厚度。如此一来，晶片的内部结构可获得较佳的保护。

公开(公告)号：CN110299343B

公开(公告)日：2025-04-01

申请号：CN201810488311.5

申请日：2018-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨政龙 ,  苏智宏 ,  陈承先 ,  黄宏麟 ,  蔡昆铭 ,  林玮哲

IPC: H01L23/522 ,  H01L21/768

Abstract: 本发明实施例公开半导体装置及其形成方法。所述半导体装置中的一种包括第一导电层、有机层、硅层、磁性层、及第二导电层。所述有机层设置在所述第一导电层之上并暴露出所述第一导电层的一部分。所述硅层设置在所述有机层上并接触所述有机层。所述磁性层设置在所述第一导电层之上。所述第二导电层设置在所述有机层及所述磁性层之上以电连接所述第一导电层。

公开(公告)号：CN110299343A

公开(公告)日：2019-10-01

申请号：CN201810488311.5

申请日：2018-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨政龙 ,  苏智宏 ,  陈承先 ,  黄宏麟 ,  蔡昆铭 ,  林玮哲

IPC: H01L23/522 ,  H01L21/768

Abstract: 本发明实施例公开半导体装置及其形成方法。所述半导体装置中的一种包括第一导电层、有机层、硅层、磁性层、及第二导电层。所述有机层设置在所述第一导电层之上并暴露出所述第一导电层的一部分。所述硅层设置在所述有机层上并接触所述有机层。所述磁性层设置在所述第一导电层之上。所述第二导电层设置在所述有机层及所述磁性层之上以电连接所述第一导电层。

公开(公告)号：CN108987571A

公开(公告)日：2018-12-11

申请号：CN201711289177.8

申请日：2017-12-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄宏麟 ,  陈承先 ,  古进誉 ,  黄冠智 ,  黄伟立

IPC: H01L49/02 ,  H01L21/02

CPC classification number: H01L23/5227 ,  H01L21/76832 ,  H01L23/3171 ,  H01L28/10

Abstract: 本发明实施例公开了一种半导体装置及其形成方法。半导体装置包括导电层、第一介电层、磁性层、及蚀刻终止堆叠。所述第一介电层设置在所述导电层之上。所述磁性层设置在所述第一介电层之上。所述蚀刻终止堆叠设置在所述磁性层与所述第一介电层之间。所述蚀刻终止堆叠包括第二介电层及位于所述第二介电层与所述磁性层之间的多个单元层，且所述多个单元层中的每一者包括钽层及位于所述钽层上的氧化钽层。

公开(公告)号：CN101325166A

公开(公告)日：2008-12-17

申请号：CN200810085722.6

申请日：2008-03-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄宏麟 ,  苏竟典 ,  曾立鑫 ,  郑嘉仁 ,  游秀美

IPC: H01L21/60 ,  H01L21/768 ,  H01L23/482 ,  H01L23/522

CPC classification number: H01L23/53238 ,  H01L21/6836 ,  H01L21/76898 ,  H01L24/05 ,  H01L2221/6834 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043

Abstract: 本发明涉及一种集成电路结构及其形成方法。该方法包括：提供衬底；形成延伸进入衬底的穿透硅通道的开口；在穿透硅通道的开口中形成凸块下金属层，其中凸块下金属层延伸至穿透硅通道的开口之外；以金属材料填充穿透硅通道；形成图案化覆盖层于前述金属材料上；以及蚀刻凸块下金属层外露于穿透硅通道的开口的一部分，其中图案化覆盖层是用来做为掩膜使用。

公开(公告)号：CN109273429B

公开(公告)日：2023-05-16

申请号：CN201711090657.1

申请日：2017-11-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 古进誉 ,  杨政龙 ,  陈承先 ,  黄宏麟 ,  王肇仪 ,  陈清晖 ,  郭建鸿

IPC: H01L23/528

Abstract: 提供一种半导体装置。所述半导体装置包括第一介电层、凸块、刻蚀终止层以及间隔壁。所述第一介电层设置在导电结构之上并暴露出所述导电结构。所述凸块局部地设置在所述第一介电层中以电连接所述导电结构。所述刻蚀终止层在所述凸块旁边设置在所述第一介电层之上。所述间隔壁环绕所述凸块并设置在所述刻蚀终止层与所述凸块之间。

公开(公告)号：CN114334917A

公开(公告)日：2022-04-12

申请号：CN202110244125.9

申请日：2021-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭建贤 ,  黄宏麟 ,  吕翰一 ,  萧景文 ,  亚历山大卡尔尼斯基

IPC: H01L23/64 ,  H01L23/522 ,  H01L21/768

Abstract: 一种电感器包括芯体及缠绕在芯体周围的导电螺旋。芯体包括依序堆叠的缓冲层、刻蚀停止层及芯体材料层。芯体材料层包含铁磁材料。芯体材料层的垂直投影的总面积小于由刻蚀停止层占据的面积。芯体材料层的垂直投影完全落在刻蚀停止层上。刻蚀停止层相对于芯体材料层水平地突出。

公开(公告)号：CN106449639B

公开(公告)日：2021-02-26

申请号：CN201610592356.8

申请日：2016-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕铮 ,  黄宏麟 ,  黄俊贤 ,  林瑀宏

IPC: H01L27/06 ,  H01L21/82

Abstract: 提供了一种包括电阻器层的半导体器件结构。该半导体器件结构包括形成在衬底的第一区上方的栅极结构以及邻近栅极结构形成的层间介电(ILD)层。半导体器件结构还包括电阻器层，其形成在衬底的第二区上方的ILD层上方，并且电阻器层的主结构是非晶的。本发明还提供了用于形成半导体器件结构的方法。