公开(公告)号：CN108305869A

公开(公告)日：2018-07-20

申请号：CN201711083383.3

申请日：2017-11-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄伟立 ,  陈季丞 ,  黄宏麟 ,  周建志 ,  古进誉 ,  陈承先

IPC: H01L23/64

Abstract: 本发明实施例提供了一种制造半导体器件的方法和半导体器件，其中，在半导体衬底上方形成具有钴-锆-钽的多个层，图案化多个层，并且在CZT材料上方沉积多个介电层和导电材料。另一CZT材料层包封导电材料。本发明实施例涉及半导体结构和方法。

公开(公告)号：CN110875424B

公开(公告)日：2025-03-18

申请号：CN201910743525.7

申请日：2019-08-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈季丞 ,  黄伟立 ,  郭建志 ,  黄宏麟 ,  古进誉 ,  陈承先

IPC: H10N50/01 ,  H10N50/80

Abstract: 一种半导体装置结构和制造方法。上述方法包括形成一粘着层于一半导体基底上，且形成一磁性元件于粘着层上。上述方法还包括形成一隔离元件而延伸跨越磁性元件。隔离元件局部覆盖磁性元件的上表面，且局部覆盖磁性元件的多个侧壁表面。上述方法还包括局部去除粘着层，使得粘着层的一边缘横向设置于磁性元件的一边缘与隔离元件的一边缘之间。另外，上述方法包括形成一导线于隔离元件上。

公开(公告)号：CN116387164A

公开(公告)日：2023-07-04

申请号：CN202310105933.6

申请日：2023-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李美锜 ,  陈季丞 ,  黄伟立 ,  曾凯 ,  吴俊逸 ,  郑明达

IPC: H01L21/50 ,  H01L23/64

Abstract: 形成半导体器件的方法包括：在设置在衬底上方的导电焊盘上方形成钝化层；以及在钝化层上方形成电感组件，包括：在钝化层上方依次形成第一绝缘层和第一磁层；在第一磁层上方形成第一聚合物层；在第一聚合物层上方形成第一导电部件；在第一聚合物层和第一导电部件上方形成第二聚合物层；图案化第二聚合物层，其中在图案化之后，第二聚合物层的第一侧壁包括多个段，其中多个段中的第一段的延伸与第二聚合物层相交；以及在图案化第二聚合物层之后，在第二聚合物层上方依次形成第二绝缘层和第二磁层。本发明的实施例还涉及半导体器件。

公开(公告)号：CN110875424A

公开(公告)日：2020-03-10

申请号：CN201910743525.7

申请日：2019-08-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈季丞 ,  黄伟立 ,  郭建志 ,  黄宏麟 ,  古进誉 ,  陈承先

IPC: H01L43/12 ,  H01L43/02

Abstract: 一种半导体装置结构和制造方法。上述方法包括形成一粘着层于一半导体基底上，且形成一磁性元件于粘着层上。上述方法还包括形成一隔离元件而延伸跨越磁性元件。隔离元件局部覆盖磁性元件的上表面，且局部覆盖磁性元件的多个侧壁表面。上述方法还包括局部去除粘着层，使得粘着层的一边缘横向设置于磁性元件的一边缘与隔离元件的一边缘之间。另外，上述方法包括形成一导线于隔离元件上。

公开(公告)号：CN110544669A

公开(公告)日：2019-12-06

申请号：CN201910005239.0

申请日：2019-01-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨挺立 ,  黄伟立 ,  杨胜斌 ,  陈季丞 ,  黄宏麟 ,  古进誉 ,  陈承先

IPC: H01L21/768 ,  H01L23/522

Abstract: 提供一种半导体装置结构的形成方法。此方法包含形成第一导线于基板之上。此方法包含形成第一保护盖于第一导线的第一部份之上。第一保护盖和第一导线由不同导电材料形成。此方法包含形成第一感光介电层于基板、第一导线、和第一保护盖之上。此方法包含形成第一开口于第一感光介电层中且于第一保护盖之上。此方法包含形成导通孔结构和第二导线于第一导线之上。导通孔结构位于第一开口中且于第一保护盖之上，并且第二导线位于导通孔结构和第一感光介电层之上。

公开(公告)号：CN110875420B

公开(公告)日：2025-03-18

申请号：CN201910795814.1

申请日：2019-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈季丞 ,  黄伟立 ,  吴俊逸 ,  巫洸毅 ,  黄宏麟 ,  苏智宏 ,  古进誉 ,  陈承先

IPC: H10N50/01 ,  H10N50/10

Abstract: 本公开一些实施例提供了一种形成半导体装置的结构的方法。此方法包括于半导体基板的上方形成钝化层。此方法还包括于钝化层的上方形成磁性元件。此方法还包括于磁性元件以及钝化层的上方形成隔离层，其中隔离层包括一高分子材料。再者，此方法包括于隔离层的上方形成导线，且导线延伸跨过磁性元件。

公开(公告)号：CN110875420A

公开(公告)日：2020-03-10

申请号：CN201910795814.1

申请日：2019-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈季丞 ,  黄伟立 ,  吴俊逸 ,  巫洸毅 ,  黄宏麟 ,  苏智宏 ,  古进誉 ,  陈承先

IPC: H01L43/02 ,  H01L43/12

Abstract: 本公开一些实施例提供了一种形成半导体装置的结构的方法。此方法包括于半导体基板的上方形成钝化层。此方法还包括于钝化层的上方形成磁性元件。此方法还包括于磁性元件以及钝化层的上方形成隔离层，其中隔离层包括一高分子材料。再者，此方法包括于隔离层的上方形成导线，且导线延伸跨过磁性元件。

公开(公告)号：CN108305869B

公开(公告)日：2020-01-14

申请号：CN201711083383.3

申请日：2017-11-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄伟立 ,  陈季丞 ,  黄宏麟 ,  周建志 ,  古进誉 ,  陈承先

IPC: H01L23/64

Abstract: 本发明实施例提供了一种制造半导体器件的方法和半导体器件，其中，在半导体衬底上方形成具有钴‑锆‑钽的多个层，图案化多个层，并且在CZT材料上方沉积多个介电层和导电材料。另一CZT材料层包封导电材料。本发明实施例涉及半导体结构和方法。

公开(公告)号：CN110660727A

公开(公告)日：2020-01-07

申请号：CN201910276631.9

申请日：2019-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 古进誉 ,  陈季丞 ,  黄宏麟 ,  黄伟立 ,  吴俊逸 ,  陈承先

IPC: H01L21/768

Abstract: 提供半导体装置结构的形成方法。方法包括形成蚀刻停止层于半导体基板上，并形成磁性元件于蚀刻停止层上。方法亦包括形成隔离元件，其延伸越过磁性元件。隔离元件部分地覆盖磁性元件的上表面并部分地覆盖磁性元件的侧壁表面。方法还包括形成导电线路于隔离元件上。此外，方法包括形成介电层于导电线路、隔离元件、与磁性元件上。

公开(公告)号：CN109216327A

公开(公告)日：2019-01-15

申请号：CN201710723462.X

申请日：2017-08-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 古进誉 ,  周建志 ,  陈承先 ,  黄宏麟 ,  陈季丞 ,  巫洸毅

IPC: H01L23/64

Abstract: 一种半导体装置包括电感器结构，且所述电感器结构位于衬底上且包括第一金属层、磁性堆叠、聚合物层以及第二金属层。所述第一金属层位于所述衬底之上。所述磁性堆叠位于所述第一金属层之上且具有实质上Z字形的侧壁。所述聚合物层位于所述第一金属层之上且包封所述磁性堆叠。所述第二金属层位于所述聚合物层之上。