半导体器件及其形成方法
    1.
    发明公开

    公开(公告)号:CN119653868A

    公开(公告)日:2025-03-18

    申请号:CN202411665470.X

    申请日:2024-11-20

    Abstract: 在半导体器件的顶视图中,半导体器件包括集成电路和集成电路周围的一个或多个保护环。一个或多个保护环中的至少一个保护环包括衬底中的有源区域、在半导体器件的顶视图中在第一方向上延伸并且在半导体器件的顶视图中布置在第二方向上的第一多个细长导电结构以及在第二方向上延伸并且布置在第一方向上的第二多个细长导电结构。第一多个细长导电结构和第二多个细长导电结构的组合在有源区域之上形成导电网格,并且相对于仅包括第一多个细长导电结构或仅包括第二多个细长导电结构,提供了有源区域的表面区的增加的覆盖。本申请的实施例还涉及半导体器件及其形成方法。

    静电放电保护的电路及方法
    2.
    发明公开

    公开(公告)号:CN119134246A

    公开(公告)日:2024-12-13

    申请号:CN202411117394.9

    申请日:2024-08-15

    Abstract: 提供一种静电放电保护的电路及方法。电路包括基板、在基板上的靶装置、及电耦合至靶装置的静电放电(ESD)装置。ESD装置包括电耦合至第一参考电压供应及第二参考电压供应的ESD侦测电路、电耦合至ESD侦测电路并用以回应于在第一或第二参考电压供应上的ESD事件而经触发的反向器电路、电耦合至反向器电路并用以对自反向器电路放电的电流进行整流的整流器电路、及电耦合至整流器电路并用以对经由整流器电路传递的剩余电流进行放电的晶体管。

    半导体装置
    3.
    实用新型

    公开(公告)号:CN222840007U

    公开(公告)日:2025-05-06

    申请号:CN202421410249.5

    申请日:2024-06-19

    Abstract: 本实用新型的各种实施例是关于一种半导体装置,所述半导体装置可以包括静电放电(ESD)保护电路及高电压ESD触发电路,高电压ESD触发电路被配置来为半导体装置的高电压电路触发ESD保护。高电压ESD触发电路可以通过本文描述的高电压ESD触发电路的示例性实施方式中的一者或多者来实施。本文描述的高电压ESD触发电路的示例性实施方式能够处理半导体装置中包括的高电压电路的高电压。此降低了在这些高电压电路的正常操作期间过早触发ESD保护的可能性及/或防止过早触发ESD保护,且使得高电压电路能够受到保护而免于高电压ESD事件的影响。

Patent Agency Ranking