半导体结构及其形成方法
    51.
    发明授权

    公开(公告)号:CN113097184B

    公开(公告)日:2025-01-14

    申请号:CN202011521563.7

    申请日:2020-12-21

    Abstract: 在一个实施例中,一种结构包括:第一集成电路管芯,包括第一管芯连接器;第一介电层,位于第一管芯连接器上;第一导电过孔,延伸穿过第一介电层,第一导电过孔连接至第一管芯连接器的第一子集;第二集成电路管芯,利用第一可回流连接器接合至第一管芯连接器的第二子集;第一密封剂,围绕第二集成电路管芯和第一导电过孔,第一密封剂和第一集成电路管芯横向地相邻;第二导电过孔,与第一集成电路管芯相邻;第二密封剂,围绕第二导电过孔、第一密封剂、和第一集成电路管芯;以及第一再分布结构,包括第一再分布线,第一再分布线连接至第一导电过孔和第二导电过孔。本申请的实施例还提供一种形成半导体结构的方法。

    半导体结构及其制造方法
    52.
    发明公开

    公开(公告)号:CN118983350A

    公开(公告)日:2024-11-19

    申请号:CN202411002433.0

    申请日:2024-07-25

    Abstract: 半导体结构包括衬底以及位于衬底上方的电容器。电容器包括位于衬底上方的硅化物层。电容器包括位于硅化物层上方的第一介电层。电容器包括位于第一介电层上方的金属栅极结构,其中金属栅极结构的顶部部分位于衬底上方,并且金属栅极结构的底部部分延伸至衬底中。电容器包括位于金属栅极结构上方的第二介电层。电容器还包括位于第二介电层上方的导电结构。本申请的实施例还涉及制造半导体结构的方法。

    集成芯片结构及其形成方法
    53.
    发明公开

    公开(公告)号:CN115843214A

    公开(公告)日:2023-03-24

    申请号:CN202210763706.8

    申请日:2022-06-29

    Abstract: 本公开涉及一种集成芯片结构及其形成方法。集成芯片结构包括设置在衬底上方的介电结构内的底部电极。顶部电极设置在底部电极上方的介电结构内。转换层和离子源层位于底部电极和顶部电极之间。阻挡结构位于底部电极和顶部电极之间。阻挡结构包括金属氮化物,该金属氮化物被配置为在高温制造工艺期间减轻金属的热扩散。

    半导体封装件和方法
    55.
    发明授权

    公开(公告)号:CN109786267B

    公开(公告)日:2021-06-15

    申请号:CN201810609924.X

    申请日:2018-06-13

    Abstract: 在实施例中,器件包括:背侧再分布结构,背侧再分布结构包括:金属化图案,位于第一介电层上;以及第二介电层,位于金属化图案上;通孔,穿过第一介电层延伸以接触金属化图案;集成电路管芯,邻近第一介电层上的通孔;模塑料,位于第一介电层上,模塑料密封通孔和集成电路管芯;导电连接件,穿过第二介电层延伸以接触金属化图案,导电连接件电连接至通孔;以及金属间化合物,位于导电连接件和金属化图案的界面处,金属间化合物仅部分地延伸至金属化图案内。本发明的实施例还涉及半导体封装件和方法。

    CMOS图像传感器及其形成方法

    公开(公告)号:CN109585476B

    公开(公告)日:2021-03-30

    申请号:CN201811147275.2

    申请日:2018-09-29

    Abstract: 本发明涉及CMOS图像传感器以及相关的形成方法。在一些实施例中,CMOS图像传感器包括设置在衬底内且位于传输栅极的一侧处的浮置扩散区域以及设置在衬底内且位于传输栅极的与浮置扩散区域相对的另一侧处的光电探测列。光电探测列包括掺杂类型与衬底的掺杂类型相反的掺杂感测层。光电探测列和衬底在包括一个或多个凹进部分的结界面处彼此接触。通过形成具有凹进部分的结界面,与没有凹进部分的先前p‑n结界面相比,扩大了结界面,并且因此改进了光电二极管结构的满阱容量。

    半导体封装及其形成方法
    57.
    发明公开

    公开(公告)号:CN109585404A

    公开(公告)日:2019-04-05

    申请号:CN201810141147.0

    申请日:2018-02-11

    Abstract: 提供一种半导体封装,所述半导体封装包括第一装置封装,所述第一装置封装包括:第一重布线结构,包括第一重布线及第二重布线;管芯,位于第一重布线结构上;第一通孔,耦合到第一重布线的第一侧;第二通孔,耦合到第二重布线的第一侧且延伸穿过所述第二重布线;包封体,环绕管芯、第一通孔、及第二通孔;以及第二重布线结构,位于包封体之上,所述第二重布线结构电连接到管芯、第一通孔、及第二通孔。所述半导体封装还包括:第一导电连接件,耦合到第一重布线的第二侧,所述第一导电连接件沿与第一通孔的纵向轴线不同的轴线设置;第二导电连接件,耦合到第二重布线的第二侧,所述第二导电连接件沿第二通孔的纵向轴线设置。

    半导体结构及其制造方法
    60.
    发明公开

    公开(公告)号:CN105789228A

    公开(公告)日:2016-07-20

    申请号:CN201510641283.2

    申请日:2015-09-30

    Abstract: 本发明提供一种半导体结构,包括:半导体衬底,包括第一面、与第一面相对的第二面和设置在半导体衬底中的辐射感测器件;层间介电层(ILD),设置在半导体衬底的第一面上方;以及导电焊盘,穿过ILD且设置在半导体衬底中并被配置为与设置在ILD上方的互连结构耦接,其中,半导体衬底围绕导电焊盘的部分,并且通过导电焊盘的部分的表面与半导体衬底的第二面来配置阶梯高度。本发明还提供了半导体结构的制造方法。

Patent Agency Ranking