-
公开(公告)号：CN112751322A
公开(公告)日：2021-05-04
申请号：CN201911056421.5
申请日：2019-10-31
Applicant: 株洲中车时代电气股份有限公司
IPC: H02H7/20 , H02H9/04 , H03K17/081
Abstract: 本发明公开了一种IGBT管保护电路、方法、IGBT电路及设备，涉及电路技术领域，该IGBT管保护电路，短路保护单元，其连接在所述IGBT管的栅极与主发射极之间，用于当所述IGBT管的栅极与主发射极之间的电压超过预设阈值时，降低所述IGBT管的栅极电压。本发明的有益效果是：可以在IGBT管发生短路时降低IGBT管的栅极电压，从而起到抑制IGBT管栅极电压的升高，以较大幅度的地降低短路电流的作用，特别是适用于IGBT管的二类与三类短路工况，而且整个电路设计简单实用，易于实现。
-
公开(公告)号：CN109841674B
公开(公告)日：2020-08-28
申请号：CN201711225585.7
申请日：2017-11-29
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/08
Abstract: 本发明涉及具有改进的发射极结构的沟槽栅IGBT。沟槽栅IGBT包括平行的两个沟槽以及位于所述两个沟槽之间的P基区和发射极，其中，所述发射极位于所述P基区上方，所述发射极包括多个N++区与两两相接的多个P++区，其中，从所述沟槽栅IGBT的顶面看，每个所述P++区的形状均为以下任一种：圆形，其内接于所述两个沟槽的侧壁；椭圆形，其内接于所述两个沟槽的侧壁；以及N边形，N为大于或等于2的偶数，其中，所述N边形有且只有两个顶点分别位于所述两个沟槽的侧壁上，且所述N边形关于所述两个沟槽中间的与所述沟槽平行的直线对称，并且，所述N++区为所述两个沟槽的侧壁之间的除了所述P++区之外的区域。
-
公开(公告)号：CN111403476A
公开(公告)日：2020-07-10
申请号：CN201910002574.5
申请日：2019-01-02
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/40 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明提供的一种沟槽栅MOS功率器件及其栅极制作方法，通过两次热氧化工艺在不同的位置处形成了厚薄不同的两种栅极氧化层，薄氧化层的设置使得阀值电压能够满足沟槽栅MOS功率器件的正常工作要求，保证MOS功率器件正常的开关动作，厚氧化层能够降低米勒电容，解决了开关行为难以调控的问题并降低了开关损耗，且厚氧化层耐载流子轰击能力较强，提高了整个器件的长程可靠性。本发明在保证MOS功率器件正常的开关动作的同时，降低了米勒电容，解决了开关行为难以调控的问题并降低了开关损耗，且提高了长程可靠性，不受阀值电压限制。
-
公开(公告)号：CN111244151A
公开(公告)日：2020-06-05
申请号：CN201811444411.4
申请日：2018-11-29
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/739 , H01L29/78
Abstract: 本发明提供一种功率半导体器件超级结终端结构，包括位于衬底上的第一导电类型漂移区，在所述漂移区的表面设置有位于有源区外围的终端区，所述终端区包括在所述漂移区的表面设置的与有源区邻接的第二导电类型起始区和远离有源区的第一导电类型场截止环，在所述起始区与场截止环之间，沿着平行于所述场截止环的方向交替分布若干个第一导电类型掺杂区和第二导电类型掺杂区，其中，所述若干个第一导电类型掺杂区与第二导电类型掺杂区设置成能够在阻断状态时彼此完全耗尽，实现芯片终端体内电场三维均匀分布。通过本发明能够在提高芯片终端耐压的同时减少终端结构所占芯片面积的比例。
-
公开(公告)号：CN111106084A
公开(公告)日：2020-05-05
申请号：CN201811249360.X
申请日：2018-10-25
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L23/482 , H01L23/498 , H01L23/49 , H01L21/60
Abstract: 本申请提供了一种用于引线键合的衬底金属层结构以及功率半导体器件，衬底金属层结构自下而上依次包括：衬底；金属层，其设置在该衬底的上表面；以及引线，其设置在该金属层的远离该衬底的表面上并与该金属层形成引线键合；其中，该金属层包括叠置而成的多个子金属层，并且该多个子金属层的表面积自下而上逐渐减小。通过该衬底金属层结构及功率半导体器件，可以成功实现降低引线键合失效率，且金属层应力较小，工艺实现简单，成本较低，提高了器件的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN111105990A
公开(公告)日：2020-05-05
申请号：CN201811271305.0
申请日：2018-10-29
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/02 , H01L21/768
Abstract: 本发明公开一种适用于铜金属化半导体器件的薄膜结构，包括依次设置于上层金属层和衬底之间的铜金属层、阻挡层和粘附层，所述阻挡层用于防止铜向衬底扩散，所述粘附层用于将阻挡层粘附在衬底上。本发明的另一方面还公开了一种适用于铜金属化半导体器件的薄膜结构的制备方法。本发明中的薄膜结构既能提高铜与阻挡层以及阻挡层与衬底之间的粘附性，防止器件表面金属层脱落。
-
公开(公告)号：CN106783951B
公开(公告)日：2020-03-24
申请号：CN201611207152.4
申请日：2016-12-23
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L21/331 , H01L29/739
Abstract: 本申请提供了一种半导体器件和该器件的形成方法，在形成伪栅区的所述第二沟槽内填充介质材料，取代了现有技术中伪栅结构中的栅极材料和隔离层，避免了现有技术中伪栅结构中的栅极材料、隔离层和集电极之间形成电容，进而造成所述半导体器件的输入电容变大，影响所述半导体器件的响应速度，从而提高了所述半导体器件的响应速度。
-
公开(公告)号：CN108624844B
公开(公告)日：2019-11-12
申请号：CN201710160262.8
申请日：2017-03-17
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种晶圆背面金属薄膜及其制备方法，包括在晶圆背面溅射形成第一金属层；在晶圆背面与第一金属层接触处形成第一金属与硅的合金层；在第一金属层上溅射形成第二金属层；在第二金属层上溅射形成第三金属层，控制溅射后晶圆温度低于设定值，并在溅射时通入保护气体；关闭第三金属溅射，保持腔体中气体流通，当晶圆温度低于设定值，开启第三金属溅射，控制溅射后晶圆温度低于设定值，若第三金属层厚度未达目标值，则重复该步骤；若达目标值，在第三金属层上溅射形成第四金属层。本发明能解决现有工艺形成的金属薄膜存在较大应力而导致晶圆发生严重翘曲，使后端晶圆电参数测试、封装划片等工艺无法实现，并增加晶圆碎片率的技术问题。
-
公开(公告)号：CN110400794A
公开(公告)日：2019-11-01
申请号：CN201810377574.9
申请日：2018-04-25
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种功率半导体模块封装结构，其特征在于，包括基板；壳体，所述壳体的底部与所述基板的顶部紧固连接；功率半导体模块子单元，其设置在所述壳体与所述基板形成的容纳空间内，用于形成拓扑控制电路结构，所述功率半导体模块子单元包括间隔设置在所述基板上的多个衬板，相对布置的两所述衬板之间通过功率端子组和模块级键合线连接，所述功率端子组的顶部外延伸出所述壳体的顶部。本发明能够成倍增加电流密度，成品率高且可靠性好。
-
公开(公告)号：CN109962104A
公开(公告)日：2019-07-02
申请号：CN201711433645.4
申请日：2017-12-26
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331 , H01L29/06
Abstract: 一种功率半导体器件，其包括：具有第一导电类型的衬底；有源区，其设置在衬底中并具有第二导电类型；若干场限环，其设置在衬底中并具有第二导电类型，有源区设置在场限环所形成的环形内部。相较于现有的功率半导体器件，本功率半导体器件中各个场限环的环宽之间存在基于环宽调整系数的函数关系，此外，各个场限环的间距之间还可以存在基于间距调整系数的函数关系，设计人员在对功率半导体器件进行设计制作时，通过调整场限环结构调节因子(包括环宽调整系数和间距调整系数)，即可快速有效地调节场限环终端结构，从而获得各种具有不同环宽和环间距的终端结构作为NGV‑FLR终端设计的备选方案。
-
-
-
-
-
-
-
-
-
Search Results
71
records
(took 0.042 seconds)
