-
公开(公告)号：CN112786695A
公开(公告)日：2021-05-11
申请号：CN201911089118.5
申请日：2019-11-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423 , H01L29/06
Abstract: 本发明公开了一种分裂栅沟槽功率半导体器件，包括设置在半导体衬底上的有源区，有源区包括沿半导体衬底表面向半导体衬底底部方向纵向叠置的第一阱区和第二阱区；一个或多个通过刻蚀而成的穿透第一阱区和第二阱区的真栅沟槽，真栅沟槽中设置有分裂式多晶硅真栅，其包括分别靠近沟槽的顶部和底部分离设置的多晶硅主真栅和多晶硅辅真栅，所述多晶硅主真栅为用于与外部栅极驱动电路相连的控制栅，多晶硅主真栅与多晶硅辅真栅之间，多晶硅真栅与真栅沟槽的侧壁以及与真栅沟槽的底部之间通过层间介质隔离。本发明通过对条形沟槽内多晶硅栅进行分裂形成分裂栅，减小了寄生电容，进而采用不同电连接和设置氧化层厚度，以实现芯片性能的总体优化。
-
公开(公告)号：CN111129132A
公开(公告)日：2020-05-08
申请号：CN201811277607.9
申请日：2018-10-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本发明提出了一种IGBT器件，其包括：从下至上依次设置的集电极金属层、P+区、N′区以及N-区，N-区的顶部形成有台阶型的沟槽，沟槽的不同台阶上形成有沟槽栅和平面栅。使用本发明的优点在于，相比于单一结构的沟槽型IGBT器件，本器件结合了沟槽栅和平面栅两种栅极结构，因此具有平面栅IGBT和沟槽栅IGBT两种工作机制。平面栅IGBT部分和沟槽栅IGBT部分的栅极氧化过程可以同时完成，可以具有同样的栅极氧化层厚度。
-
公开(公告)号：CN106449744B
公开(公告)日：2019-09-24
申请号：CN201611099482.6
申请日：2016-12-02
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331
Abstract: 本发明公开了一种具有栅极内嵌二极管的沟槽栅IGBT及其制备方法，包括：步骤1，在IGBT器件主体进行P‑base区和N型增强区注入；步骤2，对IGBT器件主体进行沟槽刻蚀之后，沉积栅氧化层；步骤3，在栅氧化层上沉积N型掺杂的多晶硅层；步骤4，在N型掺杂的多晶硅层上沉积P型掺杂的多晶硅层，P型掺杂的多晶硅层将沟槽填满；步骤5，在P型掺杂的多晶硅层上生长多晶硅氧化层；步骤6，对完成多晶硅氧化层生长的IGBT器件主体进行源极注入，形成源极区；步骤7，对形成源极区的IGBT器件主体进行钝化层淀积与刻蚀，形成栅电极和阴极接触区。通过在栅极的沟槽内设置内嵌二极管，增大从阳极经栅极流出电流通道的电阻，遏制栅极寄生电容对开关速度的影响。
-
公开(公告)号：CN107065450A
公开(公告)日：2017-08-18
申请号：CN201710325616.X
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种功率半导体芯片，该芯片的光刻版及其曝光方法，方法包括：根据曝光场大小将大尺寸芯片划为两个以上的区域单元，根据芯片类型分为边角、边缘或中心区域单元的任一种，同一类型区域单元图形一致；将区域单元组合成光刻版，光刻版包括由芯片划分的所有区域单元类型，光刻版尺寸小于或等于芯片尺寸；利用遮光板选取光刻版上相应区域单元对硅片曝光；通过光刻机的硅片偏置和旋转设置，将曝光的区域单元图形转移至硅片相应位置，将剩余区域单元通过遮光板曝光窗口，及硅片偏置和旋转操作，逐一曝光。本发明能够解决现有芯片制作采用多块版拼接，光刻版数量多、成本大，拼接时容易造成误差，无法适用于具有复杂结构芯片制备的技术问题。
-
公开(公告)号：CN106783611A
公开(公告)日：2017-05-31
申请号：CN201710169410.2
申请日：2017-03-21
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/06
CPC classification number: H01L29/66325 , H01L29/0607 , H01L29/66348 , H01L29/7393 , H01L29/7397
Abstract: 本发明公开了一种具有栅极内嵌二极管的沟槽栅IGBT的制备方法，包括：步骤1，在IGBT器件主体进行P‑base区和N型增强区注入；步骤2，对IGBT器件主体进行沟槽刻蚀并沉积栅氧化层；步骤3，对IGBT器件主体的沟槽进行N型掺杂的多晶硅层沉积并填充满沟槽；步骤4，刻蚀掉IGBT器件主体的沟槽外多余的N型掺杂的多晶硅；步骤5，对IGBT器件主体的表面进行多晶硅氧化层的沉积；步骤6，对完成多晶硅氧化层沉积的IGBT器件主体进行源极注入，形成源极区；步骤7，对IGBT器件主体的沟槽进行P型掺杂，在沟槽栅的顶部形成P型掺杂的多晶硅区。通过在栅极的沟槽内形成内嵌二极管，增大从阳极经栅极流出电流通道的电阻，遏制栅极寄生电容对开关速度的影响。
-
Patent Agency Ranking
公开(公告)号：CN108831832B
公开(公告)日：2020-08-14
申请号：CN201810426659.1
申请日：2018-05-07
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L21/28 , H01L29/739 , H01L29/423
Abstract: 本发明公开了一种沟槽台阶栅IGBT芯片的制作方法，包括：在晶圆基片的上表面形成第一氧化层；将N型杂质注入到晶圆基片中，并使其扩散第一结深形成N阱；将P型杂质注入到N阱中，并使其扩散第二结深形成P阱；对第一氧化层上的第一预设位置以及与第一预设位置下方对应的P阱、N阱以及N阱下方晶圆基片进行刻蚀，形成沟槽；去除剩余的第一氧化层，并在P阱上表面和沟槽内表面形成第一厚度的第二氧化层；刻蚀掉P阱上表面和沟槽中的预设沟槽上部内表面的第二氧化层，并在对应的位置形成第二厚度的第三氧化层；在沟槽内填充多晶硅，形成具有台阶形貌的沟槽栅极。本发明实现在提升IGBT芯片电流密度的同时还优化了芯片的电学性能和可靠性。
-
公开(公告)号：CN107342317B
公开(公告)日：2020-08-14
申请号：CN201610280931.0
申请日：2016-04-29
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/423 , H01L29/739 , H01L21/331 , H01L21/28
Abstract: 本发明提供一种新型U型槽IGBT及其制作方法，其中，IGBT包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间的U型槽，U型槽底部位于半导体衬底内，U型槽内表面覆盖有氧化层，且氧化层覆盖范围从U型槽内表面延伸至部分第一源区和部分第二源区，氧化层上覆盖有多晶硅层，且多晶硅层填满U型槽。上述IGBT结构，能更多的引入载流子，并且这种结构仅在导通时才引入大量的非平衡载流子，因此不会降低IGBT的击穿电压，能够明显的改善IGBT的导通电流密度与击穿电压之间的折中关系。
-
公开(公告)号：CN106252402B
公开(公告)日：2019-05-03
申请号：CN201610969555.6
申请日：2016-11-04
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331
Abstract: 本申请公开了一种沟槽栅型IGBT及其制备方法，其中，所述沟槽栅型IGBT的制备方法在将所述沟槽栅暴露出来后，首先在所述沟槽栅表面形成一层导电层，然后在所述导电层背离所述沟槽栅一侧形成栅极，所述导电层和所述栅极共同构成所述沟槽栅型IGBT的细栅线，由于所述导电层的导电能力要强于多晶硅的导电能力，因此由所述导电层和所述栅极构成的细栅线的导电能力要强于由多晶硅和所述栅极构成的细栅线的导电能力，从而使用较少的主栅线连接，从而提升器件的有源区面积，进而提升器件的电流密度。由所述导电层和所述栅极构成的细栅线也可以保证所述沟槽栅型IGBT的各个元胞接收到的栅极信号的同步性。
-
公开(公告)号：CN107065450B
公开(公告)日：2018-10-02
申请号：CN201710325616.X
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种功率半导体芯片，该芯片的光刻版及其曝光方法，方法包括：根据曝光场大小将大尺寸芯片划为两个以上的区域单元，根据芯片类型分为边角、边缘或中心区域单元的任一种，同一类型区域单元图形一致；将区域单元组合成光刻版，光刻版包括由芯片划分的所有区域单元类型，光刻版尺寸小于或等于芯片尺寸；利用遮光板选取光刻版上相应区域单元对硅片曝光；通过光刻机的硅片偏置和旋转设置，将曝光的区域单元图形转移至硅片相应位置，将剩余区域单元通过遮光板曝光窗口，及硅片偏置和旋转操作，逐一曝光。本发明能够解决现有芯片制作采用多块版拼接，光刻版数量多、成本大，拼接时容易造成误差，无法适用于具有复杂结构芯片制备的技术问题。
-
公开(公告)号：CN108538912A
公开(公告)日：2018-09-14
申请号：CN201810425729.1
申请日：2018-05-07
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423
Abstract: 本发明提出了一种沟槽台阶栅IGBT芯片，包括衬底和位于衬底表面内的第一沟槽栅，所述第一沟槽栅结构为实栅，所述第一沟槽栅的栅极氧化层由不同的栅氧厚度组成，位于上方的栅极氧化层的栅氧厚度小于位于下方的栅极氧化层的栅氧厚度。本发明的沟槽台阶栅IGBT芯片有效沟道工作区采用比较薄的栅极氧化层，而在沟槽底部采用比较厚的栅极氧化层，从而提升了芯片密度、降低了通耗和增强了栅极对开关的控制能力，增加了沟道底部的耐压能力和降低输出电容，从而降低开关损耗；同时增加P阱剂量以维持Vth在同一水平并增强了器件的反闩锁能力，从而实现在提升芯片电流密度的同时还优化了芯片的电学性能和可靠性。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.032 seconds)
