公开(公告)号：CN112786695B

公开(公告)日：2022-05-03

申请号：CN201911089118.5

申请日：2019-11-08

Applicant: 株洲中车时代电气股份有限公司

Inventor： 苏元宏 ,  王亚飞 ,  王彦刚 ,  戴小平 ,  覃荣震 ,  罗海辉

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明公开了一种分裂栅沟槽功率半导体器件，包括设置在半导体衬底上的有源区，有源区包括沿半导体衬底表面向半导体衬底底部方向纵向叠置的第一阱区和第二阱区；一个或多个通过刻蚀而成的穿透第一阱区和第二阱区的真栅沟槽，真栅沟槽中设置有分裂式多晶硅真栅，其包括分别靠近沟槽的顶部和底部分离设置的多晶硅主真栅和多晶硅辅真栅，所述多晶硅主真栅为用于与外部栅极驱动电路相连的控制栅，多晶硅主真栅与多晶硅辅真栅之间，多晶硅真栅与真栅沟槽的侧壁以及与真栅沟槽的底部之间通过层间介质隔离。本发明通过对条形沟槽内多晶硅栅进行分裂形成分裂栅，减小了寄生电容，进而采用不同电连接和设置氧化层厚度，以实现芯片性能的总体优化。

公开(公告)号：CN112786695A

公开(公告)日：2021-05-11

申请号：CN201911089118.5

申请日：2019-11-08

Applicant: 株洲中车时代电气股份有限公司

Inventor： 苏元宏 ,  王亚飞 ,  王彦刚 ,  戴小平 ,  覃荣震 ,  罗海辉

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明公开了一种分裂栅沟槽功率半导体器件，包括设置在半导体衬底上的有源区，有源区包括沿半导体衬底表面向半导体衬底底部方向纵向叠置的第一阱区和第二阱区；一个或多个通过刻蚀而成的穿透第一阱区和第二阱区的真栅沟槽，真栅沟槽中设置有分裂式多晶硅真栅，其包括分别靠近沟槽的顶部和底部分离设置的多晶硅主真栅和多晶硅辅真栅，所述多晶硅主真栅为用于与外部栅极驱动电路相连的控制栅，多晶硅主真栅与多晶硅辅真栅之间，多晶硅真栅与真栅沟槽的侧壁以及与真栅沟槽的底部之间通过层间介质隔离。本发明通过对条形沟槽内多晶硅栅进行分裂形成分裂栅，减小了寄生电容，进而采用不同电连接和设置氧化层厚度，以实现芯片性能的总体优化。