-
公开(公告)号：CN112786679A
公开(公告)日：2021-05-11
申请号：CN201911089381.4
申请日：2019-11-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/24 , H01L29/47 , H01L21/336 , H01L29/78
Abstract: 本公开提供一种碳化硅MOSFET器件的元胞结构及碳化硅MOSFET器件。该碳化硅MOSFET器件的元胞结构包括：位于元胞结构两侧且在所述漂移层表面内设置的第二导电类型阱区、位于所述阱区表面内的第一导电类型源区和位于元胞结构中心且与所述源区、所述阱区以及所述漂移层接触的栅结构。还包括位于所述源区上方且与所述源区形成欧姆接触的源极金属层，在元胞结构两侧，所述漂移层于其未被所述阱区覆盖的区域向下设置有侧部沟槽，所述侧部沟槽中设置有与所述侧部沟槽下方的所述漂移层形成肖特基接触的肖特基金属层。本公开通过在碳化硅MOSFET器件的元胞结构级别集成了SBD，改善碳化硅双极退化现象，提高芯片可靠性，并降低模块封装成本、提高模块电气特性。
-
公开(公告)号：CN111244151A
公开(公告)日：2020-06-05
申请号：CN201811444411.4
申请日：2018-11-29
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/739 , H01L29/78
Abstract: 本发明提供一种功率半导体器件超级结终端结构，包括位于衬底上的第一导电类型漂移区，在所述漂移区的表面设置有位于有源区外围的终端区，所述终端区包括在所述漂移区的表面设置的与有源区邻接的第二导电类型起始区和远离有源区的第一导电类型场截止环，在所述起始区与场截止环之间，沿着平行于所述场截止环的方向交替分布若干个第一导电类型掺杂区和第二导电类型掺杂区，其中，所述若干个第一导电类型掺杂区与第二导电类型掺杂区设置成能够在阻断状态时彼此完全耗尽，实现芯片终端体内电场三维均匀分布。通过本发明能够在提高芯片终端耐压的同时减少终端结构所占芯片面积的比例。
-
公开(公告)号：CN109755300A
公开(公告)日：2019-05-14
申请号：CN201811435318.7
申请日：2018-11-28
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/423 , H01L29/739
Abstract: 本发明公开了一种沟槽IGBT芯片，包括：N型衬底；多个条形沟槽栅极，其沿N型衬底表面延伸且平行分布；多个辅助栅极，其垂直于条形沟槽栅极的长度方向，以将多个条形沟槽栅极之间的区域隔离为多个有源区和多个陪区，有源区和陪区交替排列；其中，有源区设置有N+区、P+区、P阱区和N阱区：陪区未设置N+区、P+区、P阱区和N阱区；发射极金属层，其与N+区和P+区接触。本发明可以通过在沟槽IGBT芯片单胞内有源区和陪区之间引入辅助栅极，从而对有源区和陪区两者间进行有效隔离，避免二者之间工作中相互干扰，进而可以分别对有源区和陪区有针对性设计以实现芯片性能的总体优化。
-
公开(公告)号：CN112786679B
公开(公告)日：2023-04-14
申请号：CN201911089381.4
申请日：2019-11-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/24 , H01L29/47 , H01L21/336 , H01L29/78
Abstract: 本公开提供一种碳化硅MOSFET器件的元胞结构及碳化硅MOSFET器件。该碳化硅MOSFET器件的元胞结构包括：位于元胞结构两侧且在所述漂移层表面内设置的第二导电类型阱区、位于所述阱区表面内的第一导电类型源区和位于元胞结构中心且与所述源区、所述阱区以及所述漂移层接触的栅结构。还包括位于所述源区上方且与所述源区形成欧姆接触的源极金属层，在元胞结构两侧，所述漂移层于其未被所述阱区覆盖的区域向下设置有侧部沟槽，所述侧部沟槽中设置有与所述侧部沟槽下方的所述漂移层形成肖特基接触的肖特基金属层。本公开通过在碳化硅MOSFET器件的元胞结构级别集成了SBD，改善碳化硅双极退化现象，提高芯片可靠性，并降低模块封装成本、提高模块电气特性。
-
公开(公告)号：CN112786587B
公开(公告)日：2022-09-09
申请号：CN201911089113.2
申请日：2019-11-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L27/07 , H01L23/552 , H01L29/423 , H01L29/47
Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于第一导电类型衬底上方的第一导电类型漂移区；在第一导电类型漂移区表面设置主沟槽，并在主沟槽的底部和侧壁设置肖特基金属，在第一导电类型漂移区表面内且于主沟槽周边设置第二导电类型阱区，于阱区表面内设置源区，源区之上设置源极金属，分裂为两部分的栅极绝缘层和栅极设置在源区、阱区及第一导电类型漂移区的靠近主沟槽一侧。本发明通过在碳化硅MOSFET器件的元胞内集成SBD，有效抑制了MOSFET器件体内PIN二极管的开启，改善了双极注入效应，提高了MOSFET器件长期使用的可靠性；同时把肖特基金属和源极金属进行有效设置，使模块封装时无需额外封装SBD，降低了封装成本，减少了杂散电感。
-
Patent Agency Ranking
公开(公告)号：CN112786695A
公开(公告)日：2021-05-11
申请号：CN201911089118.5
申请日：2019-11-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423 , H01L29/06
Abstract: 本发明公开了一种分裂栅沟槽功率半导体器件，包括设置在半导体衬底上的有源区，有源区包括沿半导体衬底表面向半导体衬底底部方向纵向叠置的第一阱区和第二阱区；一个或多个通过刻蚀而成的穿透第一阱区和第二阱区的真栅沟槽，真栅沟槽中设置有分裂式多晶硅真栅，其包括分别靠近沟槽的顶部和底部分离设置的多晶硅主真栅和多晶硅辅真栅，所述多晶硅主真栅为用于与外部栅极驱动电路相连的控制栅，多晶硅主真栅与多晶硅辅真栅之间，多晶硅真栅与真栅沟槽的侧壁以及与真栅沟槽的底部之间通过层间介质隔离。本发明通过对条形沟槽内多晶硅栅进行分裂形成分裂栅，减小了寄生电容，进而采用不同电连接和设置氧化层厚度，以实现芯片性能的总体优化。
-
公开(公告)号：CN111599859A
公开(公告)日：2020-08-28
申请号：CN201910130201.6
申请日：2019-02-21
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/74 , H01L21/332
Abstract: 本发明公开了一种具有过压保护功能的晶闸管及制造方法，晶闸管包括：依次设置的由第一导电类型半导体材料制成的第一导电层、由第二导电类型半导体材料制成的衬底层和由第一导电类型半导体材料制成的第二导电层；在第一导电层的远离衬底层的一面上设置的阳极金属电极；在第二导电层内间隔设置的由第二导电类型半导体材料制成的发射极区；及在第二导电层上对应发射极区分别设置的浮空金属电极和阴极金属电极，衬底层向第二导电层的方向延伸将第二导电层分隔成两个第二导电区，两个第二导电区内均设置发射极区；两个第二导电区均包括基部和沿基部朝向另一第二导电区延伸的延伸部。本发明的结构简单，能够与IGBT模块并联后保护IGBT模块不被过电压损坏。
-
公开(公告)号：CN111128900A
公开(公告)日：2020-05-08
申请号：CN201811275230.3
申请日：2018-10-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L23/29 , H01L29/739 , H01L21/56
Abstract: 本申请提供了一种IGBT芯片子单元封装结构及其制造方法，该封装结构包括IGBT芯片、设置在该IGBT芯片上的栅极、分别与该IGBT芯片的上表面发射极和下表面集电极电连接的上钼片和下钼片以及封装器，其中，在上表面发射极上沿着该IGBT芯片的终端区涂覆有硅橡胶。通过本申请的封装结构及其制造方法，能够对该IGBT芯片终端结构进行钝化保护，避免了外界因素对芯片终端的污染而引起电击穿，提高了芯片的耐压性和长期工作的可靠性。
-
公开(公告)号：CN111735549A
公开(公告)日：2020-10-02
申请号：CN201910228653.8
申请日：2019-03-25
Applicant: 株洲中车时代电气股份有限公司
IPC: G01K1/14 , H01L27/07 , H01L21/8249
Abstract: 本申请公开了一种集成于IGBT芯片的温度传感器、IGBT芯片及其制造方法，在IGBT芯片的多晶硅沟槽栅中通过掺杂的方式形成多晶硅二极管，利用测量多晶硅二极管的正向压降来监测芯片的温度变化，并且沟槽栅和IGBT芯片之间设置有栅氧化层，栅氧化层108将多晶硅层101和IGBT芯片的元胞区完全隔离，且温度传感器设置于芯片的陪区(dummy)，避免了温度传感器与IGBT元胞区在工作状态下的相互干扰，因此大大简化了二者之间的隔离设计。同时，通过将二极管内建在IGBT芯片的沟槽内部，避免了对芯片表面平整度的影响，可以实现芯片表面低线宽的光刻技术，有利于芯片元胞区致密化设计。
-
公开(公告)号：CN110715952A
公开(公告)日：2020-01-21
申请号：CN201810768745.0
申请日：2018-07-13
Applicant: 株洲中车时代电气股份有限公司
IPC: G01N25/20
Abstract: 本发明提供了一种压接式功率半导体器件结壳热阻的测量方法，包括以下步骤：步骤1.绘制器件电学参数结压降Vce与结温Tj的关系曲线；步骤2.绘制器件壳表面与散热基板直接压接接触的第一瞬态热阻抗曲线Zth-jc(direct)(t)；步骤3.绘制器件壳表面与散热基板间添加第二接触层时的第二瞬态热阻抗曲线Zth-jc(metal)(t)；步骤4.绘制瞬态热阻抗分离点曲线；步骤5.确定器件结壳热阻。本发明的测量方法能够更便捷地更准确地测量压接式功率半导体器件结壳热阻。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.043 seconds)
