一种碳化硅MOSFET器件及其元胞结构

    公开(公告)号:CN112786587B

    公开(公告)日:2022-09-09

    申请号:CN201911089113.2

    申请日:2019-11-08

    Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构,包括:位于第一导电类型衬底上方的第一导电类型漂移区;在第一导电类型漂移区表面设置主沟槽,并在主沟槽的底部和侧壁设置肖特基金属,在第一导电类型漂移区表面内且于主沟槽周边设置第二导电类型阱区,于阱区表面内设置源区,源区之上设置源极金属,分裂为两部分的栅极绝缘层和栅极设置在源区、阱区及第一导电类型漂移区的靠近主沟槽一侧。本发明通过在碳化硅MOSFET器件的元胞内集成SBD,有效抑制了MOSFET器件体内PIN二极管的开启,改善了双极注入效应,提高了MOSFET器件长期使用的可靠性;同时把肖特基金属和源极金属进行有效设置,使模块封装时无需额外封装SBD,降低了封装成本,减少了杂散电感。

    一种IGBT器件
    2.
    发明公开

    公开(公告)号:CN111129132A

    公开(公告)日:2020-05-08

    申请号:CN201811277607.9

    申请日:2018-10-30

    Abstract: 本发明提出了一种IGBT器件,其包括:从下至上依次设置的集电极金属层、P+区、N′区以及N-区,N-区的顶部形成有台阶型的沟槽,沟槽的不同台阶上形成有沟槽栅和平面栅。使用本发明的优点在于,相比于单一结构的沟槽型IGBT器件,本器件结合了沟槽栅和平面栅两种栅极结构,因此具有平面栅IGBT和沟槽栅IGBT两种工作机制。平面栅IGBT部分和沟槽栅IGBT部分的栅极氧化过程可以同时完成,可以具有同样的栅极氧化层厚度。

    一种功率半导体器件
    3.
    发明公开

    公开(公告)号:CN109962104A

    公开(公告)日:2019-07-02

    申请号:CN201711433645.4

    申请日:2017-12-26

    Abstract: 一种功率半导体器件,其包括:具有第一导电类型的衬底;有源区,其设置在衬底中并具有第二导电类型;若干场限环,其设置在衬底中并具有第二导电类型,有源区设置在场限环所形成的环形内部。相较于现有的功率半导体器件,本功率半导体器件中各个场限环的环宽之间存在基于环宽调整系数的函数关系,此外,各个场限环的间距之间还可以存在基于间距调整系数的函数关系,设计人员在对功率半导体器件进行设计制作时,通过调整场限环结构调节因子(包括环宽调整系数和间距调整系数),即可快速有效地调节场限环终端结构,从而获得各种具有不同环宽和环间距的终端结构作为NGV‑FLR终端设计的备选方案。

    一种功率半导体器件终端结构

    公开(公告)号:CN106409884B

    公开(公告)日:2019-06-28

    申请号:CN201610976437.8

    申请日:2016-11-07

    Abstract: 本发明公开一种功率半导体器件终端结构,包括多个场限环和与所述场限环横向连接的第一pn结延展区,所述第一pn结延展区与所述场限环的掺杂类型相同,且掺杂浓度低于所述场限环的的掺杂浓度。所述功率半导体器件终端结构,通过设置与场限环横向连接的第一pn结延展区,延伸了场限环外边缘区域的pn结曲面,使各场限环都形成类似于JTE的结构,从而弱化场限环外边缘电场,实现提升整个终端结构的击穿电压,降低器件反向漏电流的目的。

    一种沟槽栅IGBT器件
    5.
    发明公开

    公开(公告)号:CN106783952A

    公开(公告)日:2017-05-31

    申请号:CN201611207993.5

    申请日:2016-12-23

    CPC classification number: H01L29/7398 H01L29/0642 H01L29/7397

    Abstract: 本发明公开了一种沟槽栅IGBT器件,包括从上到下依次设置的发射极层、N型漂移层、N型缓冲层、P+电极层,在所述N型漂移层中设置有与所述发射极层连接的P阱和浮空P阱,所述P阱两侧设置有多晶硅栅,在所述浮空P阱上与所述多晶硅栅层相邻的一侧设置有假栅,所述假栅用于将所述浮空P阱与所述多晶硅栅层分隔开。所述沟槽栅IGBT器件,通过在所述浮空P阱上与所述多晶硅栅层相邻的一侧设置假栅,将所述浮空P阱与所述多晶硅栅层分隔开,有效地减小了IGBT器件在开通过程中栅极电压过冲,从而降低了器件的开通损耗和EMI,获得更好的开关特性和可靠性。

    一种集成门极换流晶闸管

    公开(公告)号:CN106876452B

    公开(公告)日:2020-04-21

    申请号:CN201710131429.8

    申请日:2017-03-07

    Abstract: 本发明公开了一种集成门极换流晶闸管,包括门极电极和多个环绕门极电极设置的阴极梳条结构,阴极梳条结构包括至少两层台阶的门阴极结,门阴极结的最低层台阶设置在阴极梳条结构的P区内,最低层台阶的宽度随着与门极电极的间距增加而减少。所述集成门极换流晶闸管,通过在阴极梳条结构设置至少两层台阶的门阴极结,门阴极结的最低层台阶设置在阴极梳条结构的P区内形成深台阶,并且最低层台阶的宽度随着与门极电极的间距增加而减少,使得稳态时电流密度分布满足离门极电极越近电流密度越大,关断时电流快速从距离门极电极近的梳条抽取出去,减少关断延迟转移到边缘梳条的电流,避免了关断过程中损耗集中于边缘梳条,提高了可靠性。

    一种功率半导体器件的制备方法

    公开(公告)号:CN109962016A

    公开(公告)日:2019-07-02

    申请号:CN201711432026.3

    申请日:2017-12-26

    Abstract: 一种功率半导体器件的制备方法,其包括:在衬底中制作场限环和有源区,其中,场限环和有源区具有第二导电类型,有源区设置在场限环所形成的环形内部。相较于现有的功率半导体器件,本发明所提供的功率半导体器件制作方法由于各个场限环的间距之间还可以存在基于间距调整系数的函数关系,因此设计人员在对功率半导体器件进行设计制作时,通过调整场限环结构调节因子(包括环宽调整系数和间距调整系数),即可快速有效地调节场限环终端结构,从而获得各种具有不同环宽和环间距的终端结构作为NGV‑FLR终端设计的备选方案。

    一种集成门极换流晶闸管

    公开(公告)号:CN106876452A

    公开(公告)日:2017-06-20

    申请号:CN201710131429.8

    申请日:2017-03-07

    Abstract: 本发明公开了一种集成门极换流晶闸管,包括门极电极和多个环绕门极电极设置的阴极梳条结构,阴极梳条结构包括至少两层台阶的门阴极结,门阴极结的最低层台阶设置在阴极梳条结构的P区内,最低层台阶的宽度随着与门极电极的间距增加而减少。所述集成门极换流晶闸管,通过在阴极梳条结构设置至少两层台阶的门阴极结,门阴极结的最低层台阶设置在阴极梳条结构的P区内形成深台阶,并且最低层台阶的宽度随着与门极电极的间距增加而减少,使得稳态时电流密度分布满足离门极电极越近电流密度越大,关断时电流快速从距离门极电极近的梳条抽取出去,减少关断延迟转移到边缘梳条的电流,避免了关断过程中损耗集中于边缘梳条,提高了可靠性。

    一种功率半导体器件终端结构

    公开(公告)号:CN106409884A

    公开(公告)日:2017-02-15

    申请号:CN201610976437.8

    申请日:2016-11-07

    CPC classification number: H01L29/0615

    Abstract: 本发明公开一种功率半导体器件终端结构,包括多个场限环和与所述场限环横向连接的第一pn结延展区,所述第一pn结延展区与所述场限环的掺杂类型相同,且掺杂浓度低于所述场限环的掺杂浓度。所述功率半导体器件终端结构,通过设置与场限环横向连接的第一pn结延展区,延伸了场限环外边缘区域的pn结曲面,使各场限环都形成类似于JTE的结构,从而弱化场限环外边缘电场,实现提升整个终端结构的击穿电压,降低器件反向漏电流的目的。

Patent Agency Ranking