-
公开(公告)号：CN107425061B
公开(公告)日：2020-01-07
申请号：CN201610348468.9
申请日：2016-05-24
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/08 , H01L29/06
Abstract: 本发明提供一种变掺杂阳极IGBT结构及其制作方法，IGBT结构包括集电区，其中，集电区包括有源区对应的第一集电区和终端对应的第二集电区，第一集电区的掺杂剂量高于第二集电区的掺杂剂量。由于有源区对应的第一集电区与终端对应的第二集电区的掺杂剂量不相同，第一集电区的掺杂剂量高、空穴注入效率高，而第二集电区的掺杂剂量低、空穴注入效率低，可使得该IGBT结构既能获得良好的导通性能，又具有较高的抗动态雪崩性能。
-
公开(公告)号：CN109841674A
公开(公告)日：2019-06-04
申请号：CN201711225585.7
申请日：2017-11-29
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/08
Abstract: 本发明涉及具有改进的发射极结构的沟槽栅IGBT。沟槽栅IGBT包括平行的两个沟槽以及位于所述两个沟槽之间的P基区和发射极，其中，所述发射极位于所述P基区上方，所述发射极包括多个N++区与两两相接的多个P++区，其中，从所述沟槽栅IGBT的顶面看，每个所述P++区的形状均为以下任一种：圆形，其内接于所述两个沟槽的侧壁；椭圆形，其内接于所述两个沟槽的侧壁；以及N边形，N为大于或等于2的偶数，其中，所述N边形有且只有两个顶点分别位于所述两个沟槽的侧壁上，且所述N边形关于所述两个沟槽中间的与所述沟槽平行的直线对称，并且，所述N++区为所述两个沟槽的侧壁之间的除了所述P++区之外的区域。
-
公开(公告)号：CN107564952A
公开(公告)日：2018-01-09
申请号：CN201610502531.X
申请日：2016-06-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/423 , H01L29/739
Abstract: 一种功率半导体，包括：衬底；形成在衬底中的第一导电区域，第一导电区域中形成有具有第一导电类型的源极区；形成在衬底一表面的栅氧化层，栅氧化层与源极区接触，其中，栅氧化层具有多种厚度，并且随着与第一导电区域之间距离的增大，栅氧化层的厚度呈现逐渐增大的趋势；形成在栅氧化层上的多晶硅层。相较于现有的功率半导体，该功率半导体更加平整，其工艺(记号对准、光刻及刻蚀等)难度得到有效降低，这样也就有助于提高功率半导体器件的性能以及芯片封装功能的可靠性。
-
公开(公告)号：CN107507860A
公开(公告)日：2017-12-22
申请号：CN201610414894.8
申请日：2016-06-14
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明提供一种倒台面栅IGBT结构，包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间的倒台面，倒台面为上宽下窄结构，倒台面下部位于半导体衬底内，上部与半导体衬底表面相平齐，半导体衬底表面在部分第一源区和部分第二源区之间覆盖有氧化层，且倒台面被氧化层填充。上述IGBT结构通过保持沟道上方的氧化层厚度不变，增大第一基区与第二基区之间氧化层的厚度来实现在保持阈值电压不变的同时，大幅减小栅集寄生电容，以降低IGBT开关过程中的电磁干扰。
-
公开(公告)号：CN107425060A
公开(公告)日：2017-12-01
申请号：CN201610345965.3
申请日：2016-05-23
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331
CPC classification number: H01L29/7393 , H01L29/66325
Abstract: 本发明提供一种新型IGBT结构及其制作方法，其中新型IGBT结构包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、第一源区、第二源区和位于第一基区与第二基区之间的双台面结构，双台面结构包括位于半导体衬底表面上的第一倒台面和位于半导体衬底表面内的第二倒台面，第一倒台面与第二倒台面被位于部分第一源区与部分第二源区之间且覆盖在半导体衬底表面的氧化层隔开，且第一倒台面与第二倒台面均被氧化层填满。本发明中的这种结构减小了在半导体衬底表面形成的台面的高度，有利于光刻胶、多晶硅等薄膜的覆盖，有利于减小光刻尺寸。
-
Patent Agency Ranking
公开(公告)号：CN107369703A
公开(公告)日：2017-11-21
申请号：CN201610318414.8
申请日：2016-05-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/739
Abstract: 本发明提供一种新型载流子增强注入型IGBT结构，包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区、第一载流子存储区、第二载流子存储区和位于第一载流子存储区与第二载流子存储区之间的浮空区，浮空区与第一载流子存储区、第二载流子存储区均不接触。浮空区的设置使IGBT反向耐压时形成的电离受主，能吸收部分位于两侧载流子存储区发出的电离线，削弱曲率效应，降低元胞区附近的电场峰值，使电场分布均匀，进而提高IGBT的击穿电压，实现在提高IGBT电流密度的同时，提高击穿电压的目的。
-
公开(公告)号：CN107342317A
公开(公告)日：2017-11-10
申请号：CN201610280931.0
申请日：2016-04-29
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/423 , H01L29/739 , H01L21/331 , H01L21/28
Abstract: 本发明提供一种新型U型槽IGBT及其制作方法，其中，IGBT包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间的U型槽，U型槽底部位于半导体衬底内，U型槽内表面覆盖有氧化层，且氧化层覆盖范围从U型槽内表面延伸至部分第一源区和部分第二源区，氧化层上覆盖有多晶硅层，且多晶硅层填满U型槽。上述IGBT结构，能更多的引入载流子，并且这种结构仅在导通时才引入大量的非平衡载流子，因此不会降低IGBT的击穿电压，能够明显的改善IGBT的导通电流密度与击穿电压之间的折中关系。
-
公开(公告)号：CN107315320A
公开(公告)日：2017-11-03
申请号：CN201710323535.6
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
IPC: G03F7/20 , G03F1/42 , H01L29/739 , H01L29/08 , H01L29/10 , H01L21/331
Abstract: 本发明公开了一种功率半导体芯片，该芯片的光刻版及其曝光方法，芯片包括：终端区，及位于终端区内的发射极区和栅极区。发射极区包括外围、主发射极区，栅极区包括栅极条、主栅极区、外围栅极和栅电阻。外围栅极位于主栅极区外周，主栅极区位于外围栅极包围的区域中心，外围栅极通过栅极条、栅电阻与主栅极区相连。外围栅极包括以中心对称和/或轴对称结构分布的断开点，外围栅极包围的区域被栅极条分隔为大小相同的若干个主发射极区。每个主发射极区均通过断开点与位于外围栅极外周的外围发射极区连通。本发明能够解决现有大尺寸芯片制作采用多块版拼接时，光刻版数量多、成本高，容易造成拼接误差，无法适用于复杂结构芯片制备的技术问题。
-
公开(公告)号：CN106783609A
公开(公告)日：2017-05-31
申请号：CN201611208008.2
申请日：2016-12-23
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/06
CPC classification number: H01L29/66333 , H01L29/0603 , H01L29/0684 , H01L29/7395
Abstract: 本发明公开了一种IGBT器件及其制备方法，其中，制备方法包括：步骤1，在IGBT器件主体完成正面工艺后，对所述IGBT器件主体的背面进行减薄操作；步骤2，对所述IGBT器件主体的背面体区生长外延化合物层；步骤3，在所述外延化合物层上生长硅层；步骤4，在所述硅层上进行背面金属层淀积并进行退火；步骤5，在所述背面金属层上依次淀积镍金属电极层、钛金属电极层和银金属电极层。所述IGBT器件及其制备方法，通过IGBT器件主体的背面体区生长外延化合物层，形成异质结，提高IGBT芯片的耐压，降低芯片厚度，并在关断过程中可以快速复合过剩载流子，从而提高器件的导通与关断性能。
-
公开(公告)号：CN106449743A
公开(公告)日：2017-02-22
申请号：CN201610969839.5
申请日：2016-11-04
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/36 , H01L21/331
CPC classification number: H01L29/7393 , H01L29/36 , H01L29/66325
Abstract: 本申请公开了一种绝缘栅双极晶体管及其制备方法，其中，所述绝缘栅双极晶体管包括：第一掺杂类型的衬底；位于所述衬底正面的正面结构；位于所述衬底背面的集区，所述集区包括并列设置于所述衬底背面的第一集区和至少一个第二集区；位于所述集区背离所述衬底一侧的集电极；所述第一集区的禁带宽度与所述衬底的禁带宽度相同，所述第二集区的禁带宽度高于或低于所述衬底的禁带宽度。所述绝缘栅双极晶体管实现了在不增加器件的关断时间的同时降低器件的导通压降，或在不增加器件的导通压降的同时降低器件的关断时间，或同时降低器件的关断时间和导通压降的目的。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.044 seconds)
