-
公开(公告)号：CN107315320B
公开(公告)日：2019-01-22
申请号：CN201710323535.6
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
IPC: G03F7/20 , G03F1/42 , H01L29/739 , H01L29/08 , H01L29/10 , H01L21/331
Abstract: 本发明公开了一种功率半导体芯片，该芯片的光刻版及其曝光方法，芯片包括：终端区，及位于终端区内的发射极区和栅极区。发射极区包括外围、主发射极区，栅极区包括栅极条、主栅极区、外围栅极和栅电阻。外围栅极位于主栅极区外周，主栅极区位于外围栅极包围的区域中心，外围栅极通过栅极条、栅电阻与主栅极区相连。外围栅极包括以中心对称和/或轴对称结构分布的断开点，外围栅极包围的区域被栅极条分隔为大小相同的若干个主发射极区。每个主发射极区均通过断开点与位于外围栅极外周的外围发射极区连通。本发明能够解决现有大尺寸芯片制作采用多块版拼接时，光刻版数量多、成本高，容易造成拼接误差，无法适用于复杂结构芯片制备的技术问题。
-
公开(公告)号：CN107240571B
公开(公告)日：2018-05-01
申请号：CN201710323534.1
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种功率半导体芯片，包括该芯片的子模组及压接式封装模块，芯片包括：终端区，以及位于终端区内的有效区，有效区内设置有发射极区和栅极区。栅极区包括栅极电极、栅极母线，以及位于栅极电极外周的若干个外围栅极，栅极电极位于外围栅极包围区域的中心，栅极电极与外围栅极通过栅极母线相连。外围栅极包围的区域被栅极母线分隔成大小相同的若干子区域，该子区域内布置有发射极电极。外围栅极之间设置有断点，断点以中心和/或轴对称分布，位于外围栅极包围区域内和外围栅极外的发射极区通过断点连通。本发明能够解决现有模块难以实现各子模组间界面的均衡接触，以及结构和工艺复杂，成品率难以提高，难以实现批量制造的技术问题。
-
公开(公告)号：CN108831832B
公开(公告)日：2020-08-14
申请号：CN201810426659.1
申请日：2018-05-07
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L21/28 , H01L29/739 , H01L29/423
Abstract: 本发明公开了一种沟槽台阶栅IGBT芯片的制作方法，包括：在晶圆基片的上表面形成第一氧化层；将N型杂质注入到晶圆基片中，并使其扩散第一结深形成N阱；将P型杂质注入到N阱中，并使其扩散第二结深形成P阱；对第一氧化层上的第一预设位置以及与第一预设位置下方对应的P阱、N阱以及N阱下方晶圆基片进行刻蚀，形成沟槽；去除剩余的第一氧化层，并在P阱上表面和沟槽内表面形成第一厚度的第二氧化层；刻蚀掉P阱上表面和沟槽中的预设沟槽上部内表面的第二氧化层，并在对应的位置形成第二厚度的第三氧化层；在沟槽内填充多晶硅，形成具有台阶形貌的沟槽栅极。本发明实现在提升IGBT芯片电流密度的同时还优化了芯片的电学性能和可靠性。
-
公开(公告)号：CN107065450B
公开(公告)日：2018-10-02
申请号：CN201710325616.X
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种功率半导体芯片，该芯片的光刻版及其曝光方法，方法包括：根据曝光场大小将大尺寸芯片划为两个以上的区域单元，根据芯片类型分为边角、边缘或中心区域单元的任一种，同一类型区域单元图形一致；将区域单元组合成光刻版，光刻版包括由芯片划分的所有区域单元类型，光刻版尺寸小于或等于芯片尺寸；利用遮光板选取光刻版上相应区域单元对硅片曝光；通过光刻机的硅片偏置和旋转设置，将曝光的区域单元图形转移至硅片相应位置，将剩余区域单元通过遮光板曝光窗口，及硅片偏置和旋转操作，逐一曝光。本发明能够解决现有芯片制作采用多块版拼接，光刻版数量多、成本大，拼接时容易造成误差，无法适用于具有复杂结构芯片制备的技术问题。
-
公开(公告)号：CN108538912A
公开(公告)日：2018-09-14
申请号：CN201810425729.1
申请日：2018-05-07
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423
Abstract: 本发明提出了一种沟槽台阶栅IGBT芯片，包括衬底和位于衬底表面内的第一沟槽栅，所述第一沟槽栅结构为实栅，所述第一沟槽栅的栅极氧化层由不同的栅氧厚度组成，位于上方的栅极氧化层的栅氧厚度小于位于下方的栅极氧化层的栅氧厚度。本发明的沟槽台阶栅IGBT芯片有效沟道工作区采用比较薄的栅极氧化层，而在沟槽底部采用比较厚的栅极氧化层，从而提升了芯片密度、降低了通耗和增强了栅极对开关的控制能力，增加了沟道底部的耐压能力和降低输出电容，从而降低开关损耗；同时增加P阱剂量以维持Vth在同一水平并增强了器件的反闩锁能力，从而实现在提升芯片电流密度的同时还优化了芯片的电学性能和可靠性。
-
Patent Agency Ranking
公开(公告)号：CN107240571A
公开(公告)日：2017-10-10
申请号：CN201710323534.1
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
CPC classification number: H01L25/072 , H01L21/68 , H01L23/16
Abstract: 本发明公开了一种功率半导体芯片，包括该芯片的子模组及压接式封装模块，芯片包括：终端区，以及位于终端区内的有效区，有效区内设置有发射极区和栅极区。栅极区包括栅极电极、栅极母线，以及位于栅极电极外周的若干个外围栅极，栅极电极位于外围栅极包围区域的中心，栅极电极与外围栅极通过栅极母线相连。外围栅极包围的区域被栅极母线分隔成大小相同的若干子区域，该子区域内布置有发射极电极。外围栅极之间设置有断点，断点以中心和/或轴对称分布，位于外围栅极包围区域内和外围栅极外的发射极区通过断点连通。本发明能够解决现有模块难以实现各子模组间界面的均衡接触，以及结构和工艺复杂，成品率难以提高，难以实现批量制造的技术问题。
-
公开(公告)号：CN110459466A
公开(公告)日：2019-11-15
申请号：CN201810426855.9
申请日：2018-05-07
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/28
Abstract: 本发明涉及一种沟槽栅功率器件栅极制作方法，包括以下步骤：步骤一：提供半导体衬底；步骤二：在半导体衬底上刻蚀沟槽；步骤三：在半导体衬底的上表面和沟槽的内壁上形成栅极氧化层；步骤四：在半导体衬底的上表面淀积栅极材料并填满沟槽；步骤五：氧化栅极材料并形成氧化栅极材料层；步骤六：刻蚀氧化栅极材料层。本发明利用高温炉管氧化工艺，通过氧化半导体衬底上表面的多晶硅，产生厚度均匀的多晶硅氧化层。然后利用多晶硅氧化层相对多晶硅的高刻蚀选择比，通过干法或湿法刻蚀多晶硅氧化层，从而在沟槽内形成深度均匀的多晶硅，构成完整的栅极结构，从而提高阈值电压等器件参数的片内均匀性。
-
公开(公告)号：CN108624844A
公开(公告)日：2018-10-09
申请号：CN201710160262.8
申请日：2017-03-17
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种晶圆背面金属薄膜及其制备方法，包括在晶圆背面溅射形成第一金属层；在晶圆背面与第一金属层接触处形成第一金属与硅的合金层；在第一金属层上溅射形成第二金属层；在第二金属层上溅射形成第三金属层，控制溅射后晶圆温度低于设定值，并在溅射时通入保护气体；关闭第三金属溅射，保持腔体中气体流通，当晶圆温度低于设定值，开启第三金属溅射，控制溅射后晶圆温度低于设定值，若第三金属层厚度未达目标值，则重复该步骤；若达目标值，在第三金属层上溅射形成第四金属层。本发明能解决现有工艺形成的金属薄膜存在较大应力而导致晶圆发生严重翘曲，使后端晶圆电参数测试、封装划片等工艺无法实现，并增加晶圆碎片率的技术问题。
-
公开(公告)号：CN107065450A
公开(公告)日：2017-08-18
申请号：CN201710325616.X
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种功率半导体芯片，该芯片的光刻版及其曝光方法，方法包括：根据曝光场大小将大尺寸芯片划为两个以上的区域单元，根据芯片类型分为边角、边缘或中心区域单元的任一种，同一类型区域单元图形一致；将区域单元组合成光刻版，光刻版包括由芯片划分的所有区域单元类型，光刻版尺寸小于或等于芯片尺寸；利用遮光板选取光刻版上相应区域单元对硅片曝光；通过光刻机的硅片偏置和旋转设置，将曝光的区域单元图形转移至硅片相应位置，将剩余区域单元通过遮光板曝光窗口，及硅片偏置和旋转操作，逐一曝光。本发明能够解决现有芯片制作采用多块版拼接，光刻版数量多、成本大，拼接时容易造成误差，无法适用于具有复杂结构芯片制备的技术问题。
-
公开(公告)号：CN111735549A
公开(公告)日：2020-10-02
申请号：CN201910228653.8
申请日：2019-03-25
Applicant: 株洲中车时代电气股份有限公司
IPC: G01K1/14 , H01L27/07 , H01L21/8249
Abstract: 本申请公开了一种集成于IGBT芯片的温度传感器、IGBT芯片及其制造方法，在IGBT芯片的多晶硅沟槽栅中通过掺杂的方式形成多晶硅二极管，利用测量多晶硅二极管的正向压降来监测芯片的温度变化，并且沟槽栅和IGBT芯片之间设置有栅氧化层，栅氧化层108将多晶硅层101和IGBT芯片的元胞区完全隔离，且温度传感器设置于芯片的陪区(dummy)，避免了温度传感器与IGBT元胞区在工作状态下的相互干扰，因此大大简化了二者之间的隔离设计。同时，通过将二极管内建在IGBT芯片的沟槽内部，避免了对芯片表面平整度的影响，可以实现芯片表面低线宽的光刻技术，有利于芯片元胞区致密化设计。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.036 seconds)
