-
公开(公告)号：CN108766885B
公开(公告)日：2020-09-11
申请号：CN201810149985.2
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L29/423
Abstract: 本发明公开了一种具有三维沟道的复合栅IGBT芯片的制作方法，包括：在晶圆基片的上表面形成第一氧化层；对第一氧化层上的第一预设位置进行刻蚀，裸露出下方的晶圆基片；将P型杂质注入到裸露的晶圆基片的第二预设位置，并使其扩散第一结深形成P阱；对P阱上的第三预设位置进行刻蚀，形成沟槽，沟槽深度大于P阱深度；在沟槽内表面以及裸露的晶圆基片上表面形成第二氧化层；在沟槽内以及第一氧化层和第二氧化层上形成多晶硅层，沟槽内的多晶硅填满沟槽；对多晶硅层上的第四预设位置进行刻蚀，裸露出沟槽的沟槽口以及部分P阱上方的第二氧化层。本发明制作方法制成的IGBT芯片既具有较好的耐压性，同时也增大了沟道密度，从而大幅度提升了芯片电流密度。
-
公开(公告)号：CN111244151A
公开(公告)日：2020-06-05
申请号：CN201811444411.4
申请日：2018-11-29
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/739 , H01L29/78
Abstract: 本发明提供一种功率半导体器件超级结终端结构，包括位于衬底上的第一导电类型漂移区，在所述漂移区的表面设置有位于有源区外围的终端区，所述终端区包括在所述漂移区的表面设置的与有源区邻接的第二导电类型起始区和远离有源区的第一导电类型场截止环，在所述起始区与场截止环之间，沿着平行于所述场截止环的方向交替分布若干个第一导电类型掺杂区和第二导电类型掺杂区，其中，所述若干个第一导电类型掺杂区与第二导电类型掺杂区设置成能够在阻断状态时彼此完全耗尽，实现芯片终端体内电场三维均匀分布。通过本发明能够在提高芯片终端耐压的同时减少终端结构所占芯片面积的比例。
-
公开(公告)号：CN109755300A
公开(公告)日：2019-05-14
申请号：CN201811435318.7
申请日：2018-11-28
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/423 , H01L29/739
Abstract: 本发明公开了一种沟槽IGBT芯片，包括：N型衬底；多个条形沟槽栅极，其沿N型衬底表面延伸且平行分布；多个辅助栅极，其垂直于条形沟槽栅极的长度方向，以将多个条形沟槽栅极之间的区域隔离为多个有源区和多个陪区，有源区和陪区交替排列；其中，有源区设置有N+区、P+区、P阱区和N阱区：陪区未设置N+区、P+区、P阱区和N阱区；发射极金属层，其与N+区和P+区接触。本发明可以通过在沟槽IGBT芯片单胞内有源区和陪区之间引入辅助栅极，从而对有源区和陪区两者间进行有效隔离，避免二者之间工作中相互干扰，进而可以分别对有源区和陪区有针对性设计以实现芯片性能的总体优化。
-
公开(公告)号：CN108831832A
公开(公告)日：2018-11-16
申请号：CN201810426659.1
申请日：2018-05-07
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L21/28 , H01L29/739 , H01L29/423
Abstract: 本发明公开了一种沟槽台阶栅IGBT芯片的制作方法，包括：在晶圆基片的上表面形成第一氧化层；将N型杂质注入到晶圆基片中，并使其扩散第一结深形成N阱；将P型杂质注入到N阱中，并使其扩散第二结深形成P阱；对第一氧化层上的第一预设位置以及与第一预设位置下方对应的P阱、N阱以及N阱下方晶圆基片进行刻蚀，形成沟槽；去除剩余的第一氧化层，并在P阱上表面和沟槽内表面形成第一厚度的第二氧化层；刻蚀掉P阱上表面和沟槽中的预设沟槽上部内表面的第二氧化层，并在对应的位置形成第二厚度的第三氧化层；在沟槽内填充多晶硅，形成具有台阶形貌的沟槽栅极。本发明实现在提升IGBT芯片电流密度的同时还优化了芯片的电学性能和可靠性。
-
公开(公告)号：CN108766885A
公开(公告)日：2018-11-06
申请号：CN201810149985.2
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L29/423
Abstract: 本发明公开了一种具有三维沟道的复合栅IGBT芯片的制作方法，包括：在晶圆基片的上表面形成第一氧化层；对第一氧化层上的第一预设位置进行刻蚀，裸露出下方的晶圆基片；将P型杂质注入到裸露的晶圆基片的第二预设位置，并使其扩散第一结深形成P阱；对P阱上的第三预设位置进行刻蚀，形成沟槽，沟槽深度大于P阱深度；在沟槽内表面以及裸露的晶圆基片上表面形成第二氧化层；在沟槽内以及第一氧化层和第二氧化层上形成多晶硅层，沟槽内的多晶硅填满沟槽；对多晶硅层上的第四预设位置进行刻蚀，裸露出沟槽的沟槽口以及部分P阱上方的第二氧化层。本发明制作方法制成的IGBT芯片既具有较好的耐压性，同时也增大了沟道密度，从而大幅度提升了芯片电流密度。
-
Patent Agency Ranking
公开(公告)号：CN112219277A
公开(公告)日：2021-01-12
申请号：CN201880094328.0
申请日：2018-06-13
Applicant: 丹尼克斯半导体有限公司 , 株洲中车时代电气股份有限公司
IPC: H01L27/06 , H01L23/34 , H01L29/739 , H01L29/861 , H01L29/78 , H01L27/02
Abstract: 我们在本文中描述了包括功率半导体器件部分(100)和温度感测器件部分(185)的高压半导体器件。温度感测器件部分包括：阳极区(140)；阴极区(150)；主体区(160)，在所述主体区(160)中形成阳极区和阴极区。温度感测器件部分还包括半导体隔离区(165)，在所述半导体隔离区(165)中形成主体区，所述半导体隔离区具有与主体区相反的导电类型，所述半导体隔离区形成在功率半导体器件部分和温度感测器件部分之间。
-
公开(公告)号：CN108615707B
公开(公告)日：2020-08-28
申请号：CN201810149693.9
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/8224 , H01L27/082 , H01L29/423
Abstract: 本发明公开了一种具有折叠型复合栅结构的IGBT芯片的制作方法，包括：在晶圆基片上沉积二氧化硅层，晶圆基片划分为有源区和栅极区；向有源区注入N型杂质；在栅极区的指定位置形成沟槽；对注入的N型杂质扩散形成N阱区；向N阱区注入P型杂质；刻蚀二氧化硅层；热氧化形成沟槽栅和平面栅的栅氧化层，同时对P型杂质扩散形成P阱区；通过多晶硅工艺形成以折叠方式连接在一起的沟槽栅极和平面栅极作为共用栅极；多晶硅氧化；有源区表面氧化层刻蚀，形成部分N+掺杂区和P+掺杂区；沉积一层金属层连接沟槽栅有源区和平面栅有源区作为共用源极。本发明可有效避免N阱区和P阱区的杂质扩散至沟槽另一侧而对栅极区造成不必要的影响。
-
公开(公告)号：CN108615707A
公开(公告)日：2018-10-02
申请号：CN201810149693.9
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/8224 , H01L27/082 , H01L29/423
Abstract: 本发明公开了一种具有折叠型复合栅结构的IGBT芯片的制作方法，包括：在晶圆基片上沉积二氧化硅层，晶圆基片划分为有源区和栅极区；向有源区注入N型杂质；在栅极区的指定位置形成沟槽；对注入的N型杂质扩散形成N阱区；向N阱区注入P型杂质；刻蚀二氧化硅层；热氧化形成沟槽栅和平面栅的栅氧化层，同时对P型杂质扩散形成P阱区；通过多晶硅工艺形成以折叠方式连接在一起的沟槽栅极和平面栅极作为共用栅极；多晶硅氧化；有源区表面氧化层刻蚀，形成部分N+掺杂区和P+掺杂区；沉积一层金属层连接沟槽栅有源区和平面栅有源区作为共用源极。本发明可有效避免N阱区和P阱区的杂质扩散至沟槽另一侧而对栅极区造成不必要的影响。
-
公开(公告)号：CN108538910A
公开(公告)日：2018-09-14
申请号：CN201810149376.7
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423
Abstract: 本发明公开了一种具有复合栅的IGBT芯片，包括晶圆基片以及形成在晶圆基片上的若干个依次排列的元胞，元胞包括两个轴对称的复合栅单元；复合栅单元包括设置于晶圆基片上的源极区和栅极区，栅极区包括设置于源极区两侧的平面栅极区和沟槽栅极区；沟槽栅极区包括沟槽栅和辅助子区。本发明提供的具有复合栅的IGBT芯片，通过将平面栅极和沟槽栅极复合于同一元胞，从而大幅度提升芯片密度并保留沟槽栅低通耗，高电流密度和平面栅宽安全工作区的特性。
-
公开(公告)号：CN108511521A
公开(公告)日：2018-09-07
申请号：CN201810149749.0
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331
Abstract: 本发明公开了一种具有含虚栅的复合栅结构的IGBT芯片的制作方法，包括：在晶圆基片上刻蚀形成相邻的第一和第二沟槽，在第二沟槽形成第二沟槽栅极作为虚栅极，然后在形成通过多晶硅相连的第一沟槽栅极和平面栅极。虚栅极位于第一沟槽栅极和平面栅极之间并与其通过氧化层隔离。沟槽栅有源区和平面栅有源区中自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区均通过相同的工艺实现。本发明实现平面栅极和沟槽栅极共存于同一芯片，从而大大提升芯片密度，并通过虚栅极悬空或接地的方式有效屏蔽平面栅结构和沟槽栅结构二者间相互干扰，同时优化复合栅的输入和输出电容，优化芯片开通速度，以及降低开关损耗。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.033 seconds)
