-
公开(公告)号：CN106449744B
公开(公告)日：2019-09-24
申请号：CN201611099482.6
申请日：2016-12-02
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331
Abstract: 本发明公开了一种具有栅极内嵌二极管的沟槽栅IGBT及其制备方法，包括：步骤1，在IGBT器件主体进行P‑base区和N型增强区注入；步骤2，对IGBT器件主体进行沟槽刻蚀之后，沉积栅氧化层；步骤3，在栅氧化层上沉积N型掺杂的多晶硅层；步骤4，在N型掺杂的多晶硅层上沉积P型掺杂的多晶硅层，P型掺杂的多晶硅层将沟槽填满；步骤5，在P型掺杂的多晶硅层上生长多晶硅氧化层；步骤6，对完成多晶硅氧化层生长的IGBT器件主体进行源极注入，形成源极区；步骤7，对形成源极区的IGBT器件主体进行钝化层淀积与刻蚀，形成栅电极和阴极接触区。通过在栅极的沟槽内设置内嵌二极管，增大从阳极经栅极流出电流通道的电阻，遏制栅极寄生电容对开关速度的影响。
-
公开(公告)号：CN109768075A
公开(公告)日：2019-05-17
申请号：CN201711097975.0
申请日：2017-11-09
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/861 , H01L21/329
Abstract: 本发明公开了一种FCE二极管及其制造方法。所述FCE二极管包括：漂移层；位于漂移层的第一表面上的P型层；位于漂移层的第二表面上的N-缓冲层；通过向N-缓冲层注入N型离子而形成的N++掺杂层，其中N++掺杂层的厚度小于N-缓冲层的厚度；通过刻蚀N++掺杂层而形成的多个N++掺杂区以及每两个相邻N++掺杂区之间的沟槽，沟槽的底部10接触所述N-缓冲层；通过沟槽向N-缓冲层注入P型离子而形成的不与N++掺杂区接触的P++掺杂区，其中P++掺杂区的厚度小于N-缓冲层的厚度。采用本发明在保证较好的软恢复特性的同时提高P++掺杂区的接触效果，进而同时降低了FCE二极管阴极面的接触电阻。
-
公开(公告)号：CN108682688A
公开(公告)日：2018-10-19
申请号：CN201810148909.X
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L29/423
Abstract: 本发明公开了一种具有三维沟道的复合栅IGBT芯片，包括有多个元胞，元胞包括：位于元胞的中间区域的沟槽多晶硅栅电极；包围沟槽多晶硅栅电极的第一氧化层；通过向元胞在沟槽的两侧区域注入P型杂质而形成的P阱区；通过向P阱区在沟槽的两侧区域分别注入杂质而形成的掺杂区域，其中所述掺杂区域的宽度小于P阱区的宽度，掺杂区域包括N++掺杂区和P++掺杂区；位于元胞在掺杂区域的两侧区域上的第二氧化层，第二氧化层用以覆盖两个P阱区的两侧区域的表面、P阱区未设置掺杂区域的表面和部分掺杂区域；在第二氧化层上形成的平面多晶硅栅电极；覆盖平面多晶硅栅电极的第三氧化层。本发明可提升IGBT芯片的电流密度，以降低其导通压降。
-
公开(公告)号：CN108598160A
公开(公告)日：2018-09-28
申请号：CN201810148664.0
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423 , H01L29/06
Abstract: 本发明公开了一种具有折叠型复合栅结构的IGBT芯片，包括若干复合栅单元，每一所述复合栅单元包括栅极区和位于所述栅极区两侧的有源区，其中，所述栅极区包括：在所述栅极区的指定位置向下刻蚀而成的至少一个沟槽，所述沟槽内设置有沟槽栅极；位于所述栅极区的表面上的平面栅极，所述平面栅极与沟槽栅极相连。所述有源区包括分别位于所述栅极区两侧的沟槽栅有源区和平面栅有源区，沟槽栅有源区和平面栅有源区均包括自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区。采用本发明可以大幅度提升IGBT芯片密度，并保留沟槽栅低通耗、高电流密度和平面栅宽安全工作区的特性。
-
公开(公告)号：CN108428740A
公开(公告)日：2018-08-21
申请号：CN201810148858.0
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423
Abstract: 本发明公开了一种具有含虚栅的复合栅结构的IGBT芯片，包括形成于晶圆基片上的若干复合栅单元，复合栅单元包括栅极区和有源区，栅极区包括第一沟槽栅极、第二沟槽栅极和平面栅极，平面栅极与第一沟槽栅极相连，第二沟槽栅极悬空、接地或与平面栅极相连；有源区包括位于栅极区两侧的沟槽栅有源区和平面栅有源区，其均包括自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区。本发明可实现平面栅极和第一沟槽栅极共存于同一芯片，从而大大提升芯片密度，并通过平面栅极和第一沟槽栅极之间的第二沟槽栅极有效屏蔽平面栅极和第一沟槽栅极二者间相互干扰，同时优化复合栅的输入和输出电容，优化芯片开通电流的变化率，降低开关损耗。
-
Patent Agency Ranking
公开(公告)号：CN106783611A
公开(公告)日：2017-05-31
申请号：CN201710169410.2
申请日：2017-03-21
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/06
CPC classification number: H01L29/66325 , H01L29/0607 , H01L29/66348 , H01L29/7393 , H01L29/7397
Abstract: 本发明公开了一种具有栅极内嵌二极管的沟槽栅IGBT的制备方法，包括：步骤1，在IGBT器件主体进行P‑base区和N型增强区注入；步骤2，对IGBT器件主体进行沟槽刻蚀并沉积栅氧化层；步骤3，对IGBT器件主体的沟槽进行N型掺杂的多晶硅层沉积并填充满沟槽；步骤4，刻蚀掉IGBT器件主体的沟槽外多余的N型掺杂的多晶硅；步骤5，对IGBT器件主体的表面进行多晶硅氧化层的沉积；步骤6，对完成多晶硅氧化层沉积的IGBT器件主体进行源极注入，形成源极区；步骤7，对IGBT器件主体的沟槽进行P型掺杂，在沟槽栅的顶部形成P型掺杂的多晶硅区。通过在栅极的沟槽内形成内嵌二极管，增大从阳极经栅极流出电流通道的电阻，遏制栅极寄生电容对开关速度的影响。
-
公开(公告)号：CN107369703B
公开(公告)日：2020-12-04
申请号：CN201610318414.8
申请日：2016-05-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/739
Abstract: 本发明提供一种新型载流子增强注入型IGBT结构，包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区、第一载流子存储区、第二载流子存储区和位于第一载流子存储区与第二载流子存储区之间的浮空区，浮空区与第一载流子存储区、第二载流子存储区均不接触。浮空区的设置使IGBT反向耐压时形成的电离受主，能吸收部分位于两侧载流子存储区发出的电离线，削弱曲率效应，降低元胞区附近的电场峰值，使电场分布均匀，进而提高IGBT的击穿电压，实现在提高IGBT电流密度的同时，提高击穿电压的目的。
-
公开(公告)号：CN108615707B
公开(公告)日：2020-08-28
申请号：CN201810149693.9
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/8224 , H01L27/082 , H01L29/423
Abstract: 本发明公开了一种具有折叠型复合栅结构的IGBT芯片的制作方法，包括：在晶圆基片上沉积二氧化硅层，晶圆基片划分为有源区和栅极区；向有源区注入N型杂质；在栅极区的指定位置形成沟槽；对注入的N型杂质扩散形成N阱区；向N阱区注入P型杂质；刻蚀二氧化硅层；热氧化形成沟槽栅和平面栅的栅氧化层，同时对P型杂质扩散形成P阱区；通过多晶硅工艺形成以折叠方式连接在一起的沟槽栅极和平面栅极作为共用栅极；多晶硅氧化；有源区表面氧化层刻蚀，形成部分N+掺杂区和P+掺杂区；沉积一层金属层连接沟槽栅有源区和平面栅有源区作为共用源极。本发明可有效避免N阱区和P阱区的杂质扩散至沟槽另一侧而对栅极区造成不必要的影响。
-
公开(公告)号：CN109698235A
公开(公告)日：2019-04-30
申请号：CN201710992964.2
申请日：2017-10-23
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本发明公开了一种沟槽栅型IGBT及其制作方法，沟槽栅型IGBT包括:从上至下依次层叠布置的P基区、N型漂移区、N型缓冲层和集电极区。至少两个沟槽栅自P基区的正面贯穿P基区，并延伸至N型漂移区。沟槽栅型IGBT还包括：分别形成于两个沟槽栅底部的埋氧化层，及形成于埋氧化层之上的N型增强层。两个埋氧化层之间设置有间隔以形成电流通道，N型增强层包围沟槽栅的底部。本发明能够解决现有沟槽栅型IGBT依靠双载流子导电，其导通电流能力受漂移区载流子浓度影响，工艺实现十分复杂而且困难的技术问题。
-
公开(公告)号：CN108615707A
公开(公告)日：2018-10-02
申请号：CN201810149693.9
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/8224 , H01L27/082 , H01L29/423
Abstract: 本发明公开了一种具有折叠型复合栅结构的IGBT芯片的制作方法，包括：在晶圆基片上沉积二氧化硅层，晶圆基片划分为有源区和栅极区；向有源区注入N型杂质；在栅极区的指定位置形成沟槽；对注入的N型杂质扩散形成N阱区；向N阱区注入P型杂质；刻蚀二氧化硅层；热氧化形成沟槽栅和平面栅的栅氧化层，同时对P型杂质扩散形成P阱区；通过多晶硅工艺形成以折叠方式连接在一起的沟槽栅极和平面栅极作为共用栅极；多晶硅氧化；有源区表面氧化层刻蚀，形成部分N+掺杂区和P+掺杂区；沉积一层金属层连接沟槽栅有源区和平面栅有源区作为共用源极。本发明可有效避免N阱区和P阱区的杂质扩散至沟槽另一侧而对栅极区造成不必要的影响。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.025 seconds)
