一种沟槽栅型IGBT及其制备方法

    公开(公告)号:CN106252402A

    公开(公告)日:2016-12-21

    申请号:CN201610969555.6

    申请日:2016-11-04

    CPC classification number: H01L29/66348 H01L29/7393

    Abstract: 本申请公开了一种沟槽栅型IGBT及其制备方法,其中,所述沟槽栅型IGBT的制备方法在将所述沟槽栅暴露出来后,首先在所述沟槽栅表面形成一层导电层,然后在所述导电层背离所述沟槽栅一侧形成栅极,所述导电层和所述栅极共同构成所述沟槽栅型IGBT的细栅线,由于所述导电层的导电能力要强于多晶硅的导电能力,因此由所述导电层和所述栅极构成的细栅线的导电能力要强于由多晶硅和所述栅极构成的细栅线的导电能力,从而使用较少的主栅线连接,从而提升器件的有源区面积,进而提升器件的电流密度。由所述导电层和所述栅极构成的细栅线也可以保证所述沟槽栅型IGBT的各个元胞接收到的栅极信号的同步性。

    一种晶圆背面金属薄膜及其制备方法

    公开(公告)号:CN108624844B

    公开(公告)日:2019-11-12

    申请号:CN201710160262.8

    申请日:2017-03-17

    Abstract: 本发明公开了一种晶圆背面金属薄膜及其制备方法,包括在晶圆背面溅射形成第一金属层;在晶圆背面与第一金属层接触处形成第一金属与硅的合金层;在第一金属层上溅射形成第二金属层;在第二金属层上溅射形成第三金属层,控制溅射后晶圆温度低于设定值,并在溅射时通入保护气体;关闭第三金属溅射,保持腔体中气体流通,当晶圆温度低于设定值,开启第三金属溅射,控制溅射后晶圆温度低于设定值,若第三金属层厚度未达目标值,则重复该步骤;若达目标值,在第三金属层上溅射形成第四金属层。本发明能解决现有工艺形成的金属薄膜存在较大应力而导致晶圆发生严重翘曲,使后端晶圆电参数测试、封装划片等工艺无法实现,并增加晶圆碎片率的技术问题。

    一种逆导IGBT器件的制备方法

    公开(公告)号:CN106803498A

    公开(公告)日:2017-06-06

    申请号:CN201710033123.9

    申请日:2017-01-18

    CPC classification number: H01L21/8249 H01L27/0711

    Abstract: 本发明公开了一种逆导IGBT器件的制备方法,包括:步骤1,对已分区的逆导IGBT器件主体的正面的IGBT区设置阻挡层;步骤2,对所述逆导IGBT器件主体的FRD区的正面进行离子注入或扩散,在所述FRD区形成少子寿命控制层;步骤3,去除所述逆导IGBT器件主体的正面的阻挡层;步骤4,对所述逆导IGBT器件主体的正面形成一外延层,所述外延层的材质与所述逆导IGBT器件主体的体区材质相同。所述逆导IGBT器件的制备方法,通过先在IGBT区设置阻挡层,然后对FRD区进行离子注入控制FRD区的少子寿命,在去掉阻挡层之后,再外延一层与逆导IGBT器件主体材质相同的外延层,使FRD区中离子注入或扩散形成的少子控制层在体区,而IGBT区的少子寿命不受影响,工艺简单制作成本低。

    一种晶圆背面金属薄膜及其制备方法

    公开(公告)号:CN108624844A

    公开(公告)日:2018-10-09

    申请号:CN201710160262.8

    申请日:2017-03-17

    Abstract: 本发明公开了一种晶圆背面金属薄膜及其制备方法,包括在晶圆背面溅射形成第一金属层;在晶圆背面与第一金属层接触处形成第一金属与硅的合金层;在第一金属层上溅射形成第二金属层;在第二金属层上溅射形成第三金属层,控制溅射后晶圆温度低于设定值,并在溅射时通入保护气体;关闭第三金属溅射,保持腔体中气体流通,当晶圆温度低于设定值,开启第三金属溅射,控制溅射后晶圆温度低于设定值,若第三金属层厚度未达目标值,则重复该步骤;若达目标值,在第三金属层上溅射形成第四金属层。本发明能解决现有工艺形成的金属薄膜存在较大应力而导致晶圆发生严重翘曲,使后端晶圆电参数测试、封装划片等工艺无法实现,并增加晶圆碎片率的技术问题。

    IGBT背面制作方法及IGBT

    公开(公告)号:CN106816377B

    公开(公告)日:2019-11-22

    申请号:CN201510849344.4

    申请日:2015-11-30

    Abstract: 本发明提供的IGBT背面制作方法及IGBT,包括:在第一背面上依次沉积第一半导体薄膜层和电介质层;光刻和刻蚀第二区域的第一半导体薄膜层和电介质层,并保留第一区域的第一半导体薄膜层和电介质层;沉积第二半导体薄膜层,光刻和刻蚀第二半导体薄膜层和电介质层,并保留第二区域的第二半导体薄膜层;沉积背面金属电极。本发明利用第一半导体薄膜层和第二半导体薄膜层分别与第一背面间的带隙差来调节载流子注入效率和导通压降,工作时,第一半导体薄膜层的带隙比第一背面的带隙高,载流子注入效率高,器件导通压降低,关断时,第二半导体薄膜层的带隙比第一背面的带隙低,载流子的抽取速率快,使器件快速关断,降低关断损耗,提高器件工作频率。

    IGBT背面制作方法及IGBT

    公开(公告)号:CN106816377A

    公开(公告)日:2017-06-09

    申请号:CN201510849344.4

    申请日:2015-11-30

    Abstract: 本发明提供的IGBT背面制作方法及IGBT,包括:在第一背面上依次沉积第一半导体薄膜层和电介质层;光刻和刻蚀第二区域的第一半导体薄膜层和电介质层,并保留第一区域的第一半导体薄膜层和电介质层;沉积第二半导体薄膜层,光刻和刻蚀第二半导体薄膜层和电介质层,并保留第二区域的第二半导体薄膜层;沉积背面金属电极。本发明利用第一半导体薄膜层和第二半导体薄膜层分别与第一背面间的带隙差来调节载流子注入效率和导通压降,工作时,第一半导体薄膜层的带隙比第一背面的带隙高,载流子注入效率高,器件导通压降低,关断时,第二半导体薄膜层的带隙比第一背面的带隙低,载流子的抽取速率快,使器件快速关断,降低关断损耗,提高器件工作频率。

    一种绝缘栅双极晶体管及其制备方法

    公开(公告)号:CN106449743A

    公开(公告)日:2017-02-22

    申请号:CN201610969839.5

    申请日:2016-11-04

    CPC classification number: H01L29/7393 H01L29/36 H01L29/66325

    Abstract: 本申请公开了一种绝缘栅双极晶体管及其制备方法,其中,所述绝缘栅双极晶体管包括:第一掺杂类型的衬底;位于所述衬底正面的正面结构;位于所述衬底背面的集区,所述集区包括并列设置于所述衬底背面的第一集区和至少一个第二集区;位于所述集区背离所述衬底一侧的集电极;所述第一集区的禁带宽度与所述衬底的禁带宽度相同,所述第二集区的禁带宽度高于或低于所述衬底的禁带宽度。所述绝缘栅双极晶体管实现了在不增加器件的关断时间的同时降低器件的导通压降,或在不增加器件的导通压降的同时降低器件的关断时间,或同时降低器件的关断时间和导通压降的目的。

Patent Agency Ranking