半导体芯片涂胶方法、装置及设备

    公开(公告)号:CN107527833A

    公开(公告)日:2017-12-29

    申请号:CN201610449977.0

    申请日:2016-06-21

    CPC classification number: H01L21/6715

    Abstract: 本发明提供一种半导体芯片涂胶方法、装置及设备,其中,方法包括:步骤将半导体芯片水平固定在旋转电机上;将出胶口移至半导体芯片的涂胶部位;启动旋转电机,使半导体芯片随旋转电机以第一预设旋转速度旋转;控制出胶口出胶预设时间,使胶水覆盖在半导体芯片的涂胶部位。上述方法通过定量控制出胶口的出胶时间和旋转电机的第一预设旋转速度,来控制涂覆在半导体芯片上的胶层厚度,使涂覆的胶层厚度均匀,没有气泡,且不会出现笔毛及刷毛脱落在胶层中的现象,由于整个涂胶过程采用全自动控制,提高了工作效率,同时提高了半导体芯片的涂胶质量。

    一种具有过压保护功能的晶闸管及制造方法

    公开(公告)号:CN111599859A

    公开(公告)日:2020-08-28

    申请号:CN201910130201.6

    申请日:2019-02-21

    Abstract: 本发明公开了一种具有过压保护功能的晶闸管及制造方法,晶闸管包括:依次设置的由第一导电类型半导体材料制成的第一导电层、由第二导电类型半导体材料制成的衬底层和由第一导电类型半导体材料制成的第二导电层;在第一导电层的远离衬底层的一面上设置的阳极金属电极;在第二导电层内间隔设置的由第二导电类型半导体材料制成的发射极区;及在第二导电层上对应发射极区分别设置的浮空金属电极和阴极金属电极,衬底层向第二导电层的方向延伸将第二导电层分隔成两个第二导电区,两个第二导电区内均设置发射极区;两个第二导电区均包括基部和沿基部朝向另一第二导电区延伸的延伸部。本发明的结构简单,能够与IGBT模块并联后保护IGBT模块不被过电压损坏。

    一种晶闸管
    3.
    发明公开

    公开(公告)号:CN109494206A

    公开(公告)日:2019-03-19

    申请号:CN201710816587.7

    申请日:2017-09-12

    CPC classification number: H01L29/74 H01L23/481

    Abstract: 本发明公开了一种晶闸管,包括自上至下依次设置的管盖、上钼片、芯片、下钼片和管座,所述管盖上与所述上钼片接触的一侧设有用于引出门极线的预设路径,所述预设路径包括预设段长的第一引出孔,所述预设路径的其他段设有第二引出孔或引出槽。应用本发明公开的晶闸管,通过在管盖上设置第一引出孔将门极线引出,以防止上钼片旋转对门极线进行拉扯而影响晶闸管门极的导通,且在封装过程中,降低门极组装难度,且保证上钼片与芯片的直接接触,保证装置的散热。

    一种硅片承载装置以及非对称扩散掺杂方法

    公开(公告)号:CN111599664A

    公开(公告)日:2020-08-28

    申请号:CN201910130103.2

    申请日:2019-02-21

    Abstract: 本发明公开了一种硅片承载装置以及非对称扩散掺杂方法,硅片承载装置包括:第一体,其具有第一内壁,第一内壁上沿轴向设置有两个平台并且在两个平台之间沿径向设置有容纳硅片的多个第一容纳槽;以及第二体,其包括两个侧壁以及将两个侧壁固连的连接体,两个侧壁的内侧面上沿径向设置有容纳硅片的多个与第一容纳槽对应的第二容纳槽;当第二体嵌入第一体内时,由第一容纳槽的槽底和槽顶以及第二容纳槽的槽底和槽顶形成的轮廓与硅片的外轮廓匹配,两个侧壁能分别在两个平台上滑动以使对应的第一容纳槽和第二容纳槽错开预定距离。本发明不需要进行对称扩散掺杂和对称扩散掺杂的硅片进行机械去除或化学去除,能简化非对称扩散掺杂的工序,提高效率。

    一种双向晶闸管及其制造方法

    公开(公告)号:CN112802896B

    公开(公告)日:2022-08-16

    申请号:CN201911109074.8

    申请日:2019-11-13

    Abstract: 本发明提供一种双向晶闸管及其制造方法,所述双向晶闸管包括:硅单晶,所述硅单晶被隔离区分割为第一区域和第二区域,所述第一区域和所述第二区域之间通过隔离区隔离;主晶闸管,位于所述第一区域,包括第一阴极、第一门极和第一阳极,所述第一阴极和所述第一门极位于所述第一区域的上表面,所述第一阳极位于所述第一区域的下表面;集成BOD晶闸管,位于所述第二区域,包括第二阴极和第二阳极,所述第二阳极位于所述第二区域的上表面,所述第二阴极位于所述第二区域的下表面。本发明的主晶闸管和集成BOD晶闸管集成在一片芯片上,二者之间通过隔离区间隔开,其中过压保护功能通过集成BOD晶闸管实现,该集成BOD晶闸管的转折电压通过挖槽尺寸进行控制。

    一种双向晶闸管及其制造方法

    公开(公告)号:CN112802896A

    公开(公告)日:2021-05-14

    申请号:CN201911109074.8

    申请日:2019-11-13

    Abstract: 本发明提供一种双向晶闸管及其制造方法,所述双向晶闸管包括:硅单晶,所述硅单晶被隔离区分割为第一区域和第二区域,所述第一区域和所述第二区域之间通过隔离区隔离;主晶闸管,位于所述第一区域,包括第一阴极、第一门极和第一阳极,所述第一阴极和所述第一门极位于所述第一区域的上表面,所述第一阳极位于所述第一区域的下表面;集成BOD晶闸管,位于所述第二区域,包括第二阴极和第二阳极,所述第二阳极位于所述第二区域的上表面,所述第二阴极位于所述第二区域的下表面。本发明的主晶闸管和集成BOD晶闸管集成在一片芯片上,二者之间通过隔离区间隔开,其中过压保护功能通过集成BOD晶闸管实现,该集成BOD晶闸管的转折电压通过挖槽尺寸进行控制。

    半导体芯片台面的加工方法

    公开(公告)号:CN109514354A

    公开(公告)日:2019-03-26

    申请号:CN201710852669.7

    申请日:2017-09-19

    CPC classification number: B24B1/00

    Abstract: 本发明公开了一种半导体芯片台面的加工方法,包括:根据磨轮转速及磨料的硬度及颗粒大小确定磨轮的最大磨削速度x;根据公式1)v12+v22≤x2,其中,v2为芯片与所述磨轮的接近速度,v1为芯片自转线速度,使得芯片以螺旋曲线轨迹进行磨削。应用本发明公开的半导体芯片的台面加工方法,芯片的径向磨削和切向磨削同时进行,使得芯片以螺旋曲线轨迹磨削,芯片所受应力受控,从而避免芯片与磨轮接近或芯片自旋转过程中产生严重的磨削损伤,保证芯片的高压阻断特性。

    一种大功率整流管芯的制造方法

    公开(公告)号:CN109427581A

    公开(公告)日:2019-03-05

    申请号:CN201710765588.3

    申请日:2017-08-30

    Abstract: 本发明公开了一种大功率整流管芯的制造方法,包括:铝杂质扩散步骤、第一化学腐蚀步骤、第一氧化步骤、第二化学腐蚀步骤、磷杂质扩散步骤、第二氧化步骤、第三化学腐蚀步骤和硼杂质扩散步骤。在第一化学腐蚀步骤中,对通过铝杂质扩散步骤得到的晶圆片进行化学腐蚀,以去除阴极面的铝杂质并保留阳极面的铝杂质。在第二化学腐蚀步骤中,对通过第一氧化步骤得到的晶圆片进行化学腐蚀,以去除阴极面的氧化层并保留阳极面的氧化层。在第三化学腐蚀步骤中,对通过第二氧化步骤得到的晶圆片进行化学腐蚀,以去除阳极面的氧化层并保留阴极面的氧化层。采用本发明可缩短三天的工艺时间,节省大量人力物力,降低环境污染,避免光刻胶脱落对芯片质量的影响。

Patent Agency Ranking