-
公开(公告)号：CN109215702B
公开(公告)日：2021-08-24
申请号：CN201810689927.9
申请日：2018-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/10
Abstract: 本发明公开了用于可配置的存储器存储系统的各个实施例。可配置的存储器从多个工作电压信号中选择性地选择工作电压信号以动态地控制各个工作参数。例如，可配置的存储器存储从多个工作电压信号中选择性地选择最大工作电压信号以最大化读取/写入速度。作为另一实例，可配置的存储器存储从多个工作电压信号中选择性地选择最小工作电压信号以控制使功耗最小化。本发明还提供了选择电路，及可配置的存储器存储系统的操作方法。
-
公开(公告)号：CN107705812B
公开(公告)日：2021-06-29
申请号：CN201710674795.8
申请日：2017-08-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/418
Abstract: 在一个实施例中，提供一种静态随机存取存储器SRAM装置。所述SRAM装置包括：多个存储器单元；位线，其在数据节点处耦合到所述多个存储器单元中的第一组；及第一电压供应线，其耦合到所述多个存储器单元中的第二组。所述SRAM装置进一步包括：第一开关，其用于将所述第一电压供应线选择性地耦合到第一电压源以将所述第一电压供应线充电到第一电压电平；及第二开关，其用于将所述第一电压供应线选择性地耦合到所述位线以将所述位线预充电到比所述第一电压电平小的位线电压电平。
-
公开(公告)号：CN112530479A
公开(公告)日：2021-03-19
申请号：CN201911353772.2
申请日：2019-12-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C5/14 , G11C11/412 , G11C11/417 , G11C16/30
Abstract: 电荷共享型低单元电压(LCV)写入辅助利用存储阵列的顶部上的未使用金属层来实施电容，而不产生面积成本。在每一写入操作的电荷共享阶段期间，对于给定的低单元电压电平，只需要一次性固定量的电荷支出。平行于位单元电源线的金属线在所有存储器密度配置当中对电荷共享具有良好的电容匹配，从而有利于存储器编译器设计。
-
公开(公告)号：CN108231113B
公开(公告)日：2020-12-01
申请号：CN201711056997.2
申请日：2017-10-27
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/417 , G11C5/14
Abstract: 本发明提供了一种双轨器件，包括通过第一头控制开关耦合至第一电源的第一电源域电路和耦合至第二电源的第二电源域电路。第一电源和第二电源具有不同的稳态电压电平。第一电源域电路接口连接至第二电源域电路。该器件还包括电源检测器电路，用于响应于第二电源的电压电平，为第一头控制开关提供控制信号。本发明还提供了操作双轨器件的方法。
-
公开(公告)号：CN106560895B
公开(公告)日：2019-12-10
申请号：CN201610750177.2
申请日：2016-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413 , G06F17/50
Abstract: 存储器器件包括：用于控制存储器器件的读操作或写操作的跟踪控制电路。跟踪控制电路包括多个跟踪单元，其中，跟踪单元的时序特性仿真位单元在存储器器件的写操作或读操作期间的时序特性。存储器器件还包括：用于配置跟踪控制电路的跟踪单元的数量的至少两条参考字线；和配置为激活至少两条参考字线中的一条或多条的选择电路。本发明的实施例还提供了能够在多种低压下工作而不降低性能的SRAM器件及其方法。
-
Patent Agency Ranking
公开(公告)号：CN110364204A
公开(公告)日：2019-10-22
申请号：CN201910280087.5
申请日：2019-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/412 , G11C11/418
Abstract: 本揭露提供一种存储器装置包括以具有多个行及多个列的阵列排列的多个存储单元。第一字线连接到阵列的第一行的第一多个存储单元，且第二字线连接到阵列的第一行的第二多个存储单元。在一些实例中，所述多个存储单元被排列在衬底中或衬底上，并且第一字线形成在衬底的第一层中且第二字线形成在衬底的第二层中。
-
公开(公告)号：CN109309496A
公开(公告)日：2019-02-05
申请号：CN201810843894.9
申请日：2018-07-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H03L7/08
Abstract: 时钟电路包括第一锁存器，第二锁存器、第一触发器电路和时钟触发器电路。第一锁存器被配置为基于第一控制信号、使能信号和输出时钟信号生成第一锁存输出信号。第二锁存器连接至第一锁存器并且被配置为响应于第二控制信号生成输出时钟信号。第一触发器电路连接至第一锁存器和第二锁存器，并且被配置为响应于至少第一锁存输出信号或复位信号调整输出时钟信号。时钟触发器电路通过第一节点连接至第一锁存器和第一触发器电路，被配置为响应于输入时钟信号生成第一控制信号，并且被配置为基于至少第一控制信号控制第一锁存器和第一触发器电路。本发明的实施例还提供了一种操作时钟电路的方法。
-
公开(公告)号：CN109215702A
公开(公告)日：2019-01-15
申请号：CN201810689927.9
申请日：2018-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/10
Abstract: 本发明公开了用于可配置的存储器存储系统的各个实施例。可配置的存储器从多个工作电压信号中选择性地选择工作电压信号以动态地控制各个工作参数。例如，可配置的存储器存储从多个工作电压信号中选择性地选择最大工作电压信号以最大化读取/写入速度。作为另一实例，可配置的存储器存储从多个工作电压信号中选择性地选择最小工作电压信号以控制使功耗最小化。本发明还提供了选择电路，及可配置的存储器存储系统的操作方法。
-
公开(公告)号：CN108631767A
公开(公告)日：2018-10-09
申请号：CN201710997126.4
申请日：2017-10-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185
CPC classification number: H03K19/018521
Abstract: 本发明实施例涉及一种电平位移器，其包括：输入端，其在输入电压域中操作；及输出端，其用于在输出电压域中输出输出信号。所述电平位移器进一步包含反相器电路，所述反相器电路在所述输入电压域中操作用于使输入信号反相以产生经反相的输入信号。所述电平位移器还包含中间电路，所述中间电路在中间电压域中操作用于产生中间信号。输出缓冲器电路至少部分基于所述经反相的输入信号及所述中间信号而产生所述输出信号。
-
公开(公告)号：CN107403635A
公开(公告)日：2017-11-28
申请号：CN201710182966.5
申请日：2017-03-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供一种存储器宏及其操作方法。其中，存储器宏包含第一存储器单元阵列、第一跟踪电路及第一预充电电路。所述第一跟踪电路包含：第一组存储器单元，其响应于第一组控制信号而配置为第一组负载单元；第二组存储器单元，其响应于第二组控制信号而配置为第一组下拉单元；及第一跟踪位线，其耦合到所述第一组存储器单元及所述第二组存储器单元。所述第一组下拉单元及所述第一组负载单元经配置以跟踪所述第一存储器单元阵列的存储器单元。所述第一预充电电路耦合到所述第一跟踪位线，且经配置以响应于第三组控制信号而将所述第一跟踪位线充电到预充电电压电平。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.035 seconds)
