公开(公告)号：CN111129044A

公开(公告)日：2020-05-08

申请号：CN201910821775.8

申请日：2019-09-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹淳凯 ,  卢玠甫 ,  周世培 ,  吴尉壮

IPC: H01L27/146

Abstract: 根据本申请的实施例，提供了一种在BSI图像传感器中制造自对准栅格的方法。该方法包括在衬底的背面上沉积第一介电层，该衬底具有形成在其中的多个光电二极管，形成沟槽栅格，以及用介电材料填充沟槽以形成沟槽隔离栅格。在此，沟槽穿过第一介电层并延伸到衬底中。该方法还包括将沟槽中的介电材料回蚀刻到低于第一介电层的上表面的水平，以形成覆盖沟槽隔离栅格的凹槽，并用金属材料填充凹槽以形成与沟槽隔离栅格对准的金属栅格。根据本申请的实施例，还提供了形成半导体器件的方法及相关的半导体器件。

公开(公告)号：CN106486412B

公开(公告)日：2019-08-30

申请号：CN201610769404.6

申请日：2016-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周正贤 ,  曾晓晖 ,  赖志育 ,  周世培 ,  江彦廷 ,  蔡敏瑛

IPC: H01L21/76 ,  H01L27/04

Abstract: 本发明涉及一种方法，包括对半导体衬底实施各向异性蚀刻以形成沟槽。该沟槽具有垂直侧壁和连接至垂直侧壁的圆形的底部。实施损坏去除步骤以去除半导体衬底的表面层，表面层暴露于沟槽。蚀刻沟槽的圆形的底部以形成斜直底面。填充沟槽以形成在沟槽中的沟槽隔离区域。本发明实施例涉及深沟槽隔离及其形成方法。

公开(公告)号：CN104051424A

公开(公告)日：2014-09-17

申请号：CN201410055663.3

申请日：2014-02-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡纾婷 ,  杨敦年 ,  刘人诚 ,  周世培 ,  陈愉婷 ,  林佳洁

IPC: H01L23/538 ,  H01L21/768

Abstract: 本发明公开一种结构，该结构包括第一芯片，第一芯片具有第一衬底以及位于第一衬底下方的第一介电层，其中第一金属垫位于第一介电层中。第二芯片包括第二衬底、位于第二衬底上方并且接合至第一介电层的第二介电层以及位于第二介电层中的第二金属垫。导电插塞包括从第一衬底的顶面延伸至第一金属垫的顶面的第一部分以及从第一金属垫的顶面延伸至第二金属垫的顶面的第二部分。第二部分的边缘与第一金属垫的侧壁物理接触。介电层将导电插塞的第一部分与多个第一介电层间隔开。本发明公开了用于连接管芯的互连结构及其制造方法。

公开(公告)号：CN104051423A

公开(公告)日：2014-09-17

申请号：CN201310322579.9

申请日：2013-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林政贤 ,  蔡纾婷 ,  杨敦年 ,  刘人诚 ,  洪丰基 ,  周世培 ,  高敏峰 ,  陈思莹

IPC: H01L23/538 ,  H01L21/768

Abstract: 本发明提供互连装置和方法，其中，该方法包括：将第一芯片接合在第二芯片上；在第一芯片的非接合面上方沉积第一硬掩模层；在第一硬掩模层上方沉积第二硬掩模层；将第二硬掩模层用作第一蚀刻掩模来蚀刻第一半导体芯片的第一衬底；以及将第一硬掩模层用作第二蚀刻掩模来蚀刻第一芯片和第二芯片的IMD层。

公开(公告)号：CN102446930A

公开(公告)日：2012-05-09

申请号：CN201110054069.9

申请日：2011-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周世培 ,  刘世昌 ,  杜友伦 ,  蔡嘉雄

IPC: H01L27/146 ,  H01L27/148

CPC classification number: H01L27/14627 ,  H01L27/14621 ,  H01L27/14685

Abstract: 本发明提供一种半导体元件及其制作方法与图像感测元件。图像感测元件包括：一像素，位于一基板中；一第一微透镜，内埋于位于基板上的一膜层中，第一微透镜的一第一上表面具有一角状的顶端；一彩色滤光片，位于膜层上；以及一第二微透镜，位于彩色滤光片上，第二微透镜的一第二上表面具有一接近圆形的轮廓；其中像素、第一微透镜、彩色滤光片、以及第二微透镜皆至少部分彼此对齐。本发明的半导体元件的制作工艺相当快速且便宜，而且光聚焦性能较佳。