成膜方法
    41.
    发明公开
    成膜方法 审中-公开

    公开(公告)号:CN118639213A

    公开(公告)日:2024-09-13

    申请号:CN202410285176.X

    申请日:2024-03-13

    IPC分类号: C23C16/40 C23C16/44

    摘要: 本发明提供量产性优异的成膜方法。该成膜方法使用在同一或不同水溶液中含有金属络合物及镓化合物的水溶液,所述金属络合物为具有两个以上的不同配体的金属络合物及具有相同的配体并具有取代基的金属络合物中的至少一种,所述具有两个以上的不同配体的金属络合物具有氮原子,所述具有相同的配体并具有取代基的金属络合物具有卤素原子。

    半导体装置
    44.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN117441234A

    公开(公告)日:2024-01-23

    申请号:CN202280031264.6

    申请日:2022-04-25

    摘要: 本发明提供一种特别对功率器件有用的、耐压性优异的半导体装置。一种半导体装置,至少具备:结晶性氧化物半导体层,包括沟道层和漂移层;以及栅电极,经由栅极绝缘膜配置在该沟道层上,在所述沟道层与所述漂移层之间具有电流阻断层,所述半导体装置的特征在于,所述漂移层包括第一结晶性氧化物作为主要成分,所述电流阻断层包括第二结晶性氧化物作为主要成分,所述第一结晶性氧化物和所述第二结晶性氧化物具有不同的组成。

    半导体装置
    45.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN116583955A

    公开(公告)日:2023-08-11

    申请号:CN202180083250.4

    申请日:2021-12-10

    IPC分类号: H01L29/06

    摘要: 本发明的目的之一是提供一种防止电洞注入栅极绝缘膜的结构。本发明的半导体装置包含栅极绝缘膜、以接触所述栅极绝缘膜的方式配置的电洞阻挡层及以接触所述电洞阻挡层的方式配置的氧化物半导体层,所述电洞阻挡层设置于所述栅极绝缘膜与所述氧化物半导体层之间。

    半导体元件及半导体装置
    46.
    发明公开

    公开(公告)号:CN116114061A

    公开(公告)日:2023-05-12

    申请号:CN202180057395.7

    申请日:2021-08-10

    IPC分类号: H01L23/48

    摘要: 本发明提供一种对功率器件特别有用且顺向特性得到改善的半导体元件及半导体装置。一种半导体元件及具备该半导体元件的半导体装置,所述半导体元件为具备包含结晶性氧化物半导体(例如,α‑Ga2O3等)作为主成分的半导体层、层叠于该半导体层上的电极层以及直接或隔着其他层而层叠于该电极层上的导电性基板的层叠结构体,所述导电性基板至少含有选自元素周期表第11族金属中的第一金属以及线性热膨胀系数与所述第一金属的线性热膨胀系数不同的第二金属。

    成膜方法、导电性层压结构体及电子装置

    公开(公告)号:CN108690969B

    公开(公告)日:2022-10-11

    申请号:CN201810293622.6

    申请日:2018-03-30

    IPC分类号: C23C16/40 C23C16/448

    摘要: 本发明提供一种成膜方法、导电性层压结构体及电子装置。本发明的成膜方法简单且容易地、在工业上有利地对基材密合性良好地形成导电性金属氧化膜。在通过将对含有金属的原料溶液进行雾化或液滴化而生成的雾或液滴利用载气运送到基体,接着在该基体上使该雾或液滴进行热反应,从而在该基体上形成导电性金属氧化膜的成膜方法中,使用表面的一部分或全部含有铜或铜合金、铝或铝合金、镁或镁合金、或者不锈钢作为主要成分的基体作为所述基体来进行成膜。

    半导体装置及半导体系统
    49.
    发明公开

    公开(公告)号:CN112802889A

    公开(公告)日:2021-05-14

    申请号:CN202011271959.0

    申请日:2020-11-13

    摘要: 本发明涉及半导体装置及半导体系统。本发明提供一种尤其对功率器件有用且半导体特性优异的半导体装置。半导体装置包括:结晶性氧化物半导体层;和与所述结晶性氧化物半导体层电连接的至少一个电极,在所述结晶性氧化物半导体层的第一面具有至少一个沟槽,所述沟槽包括底面、侧面及所述底面与所述侧面之间的至少一个圆弧部,所述圆弧部的曲率半径在100nm~500nm的范围内,所述侧面和所述结晶性氧化物半导体层的第一面所成的角度为90°以上。