-
公开(公告)号：CN119584622A
公开(公告)日：2025-03-07
申请号：CN202510122678.5
申请日：2025-01-26
Applicant: 北京怀柔实验室
IPC: H10D64/23 , H01L23/473 , H01L23/367 , H10D18/00 , H10D8/00 , H10D8/01 , H10D18/01
Abstract: 本公开涉及一种半导体封装结构及其制造方法、功率器件、电子设备。所述半导体封装结构包括晶圆、第一压接组件和第二压接组件。第一压接组件包括位于晶圆第一侧且用于刚性压接晶圆的第一侧表面的阴极。第二压接组件包括位于晶圆第二侧且用于刚性压接晶圆的第二侧表面的阳极。其中，所述第二侧表面与所述第一侧表面相对。晶圆第一侧的热阻为第一热阻，晶圆第二侧的热阻为第二热阻；第一热阻和第二热阻的串联热阻与第一热阻和第二热阻的并联热阻的比值大于等于4.3。本公开有利于降低器件结壳热阻，以进一步提升器件散热效率及器件通流能力。
-
公开(公告)号：CN119584560A
公开(公告)日：2025-03-07
申请号：CN202411626214.X
申请日：2024-11-14
Applicant: 北京工业大学
Abstract: 本发明公开了一种SiC/GaN复合器件形成SiC欧姆电极并修复GaN的方法，通过在SiC欧姆退火过程中通入氮气和氨气，并控制气体流量、温度、气压和时间，在SiC表面形成良好欧姆接触的同时，修复因高温退火导致的GaN表面氮空位损伤。这种损伤会导致后续制备GaN欧姆/肖特基接触时存在较大势垒，无法形成良好的欧姆/肖特基接触，影响器件特性。通过氨气氮气混合退火后制备的SiC欧姆接触特性良好，同时修复后的GaN表面势垒大幅降低，GaN表面金属电极接触特性良好。这种退火方法解决了SiC/GaN复合器件的工艺不兼容问题，并具有设备要求低、工艺简单的优点。
-
公开(公告)号：CN119584559A
公开(公告)日：2025-03-07
申请号：CN202411410443.8
申请日：2024-10-10
Applicant: 上海维攀微电子有限公司
Abstract: 本发明属于半导体/集成电路的设计及制造领域，具体为一种一步可调控双向大通流TVS器件的制造方法。选择特定晶向和电阻率的掺杂硅衬底并生成外延层，接着通过热氧化或化学气相沉积形成氧化层，经光刻和刻蚀形成沟槽，填充并封口掺杂多晶硅。然后刻蚀去除表面掺杂硅后高温扩散推结，再沉积氧化层并开出通孔填充导电金属，之后沉积金属并刻蚀形成电极，特定TVS还需进行背面电极相关操作。本发明一步形成所需的沟槽型器件结构，芯片面积比平面结构可减小30％以上，同时，一次性形成的PN结结构可以满足击穿电压一致对称性要求，可以精准控制钳位电压Vc，同时可以增加TVS的浪涌电流吸收能力。
-
公开(公告)号：CN119132934B
公开(公告)日：2025-03-07
申请号：CN202411595753.1
申请日：2024-11-11
Applicant: TCL环鑫半导体(天津)有限公司
IPC: H01L21/225 , H10D8/01 , H10D8/60
Abstract: 本申请提供一种SBD器件的制造方法，步骤包括：在硅片正面外延层上获取扩散区窗口；刻蚀外延层获得扩散区沟槽；在硅片表面涂覆硼源并对其进行炉管工艺，在沟槽内形成PN结；去除硅片表面以及沟槽中多余的硼源，再刻蚀金半接触窗口上的氧化层，形成势垒区；对势垒区进行处理形成肖特基硅化物；对硅片正面进行处理获得正面终端区场板结构。本申请制造方法，采用硼源涂覆的方式替代现有的离子注入方式，不仅可调性好，而且在掺杂区域可获得厚度均匀并一致性较好的硼源层厚度；同时优化肖特基层结构，使势垒区边缘延长至扩散区沟槽中间，可保护势垒区最薄弱且容易击穿的地方，提高器件质量且保证性能参数，提高成品良率，亦可大幅度降低生产成本。
-
公开(公告)号：CN119562532A
公开(公告)日：2025-03-04
申请号：CN202411675212.X
申请日：2024-11-21
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种p‑Ga2O3/n‑Ga2O3pn结二极管及制备方法，解决氧化镓p型掺杂困难，异质结二极管漏电流大和耐压低的问题。本发明自下而上包括:阴极金属，衬底，n型Ga2O3外延层，n型Ga2O3外延层上方设有p型NiO层，n型Ga2O3外延层与p型NiO层间设有p型Ga2O3材料层，构成氧化镓同质pn结。制备方法：清洗外延片、制备p型Ga2O3材料层、制备阴极金属、光刻、淀积p型NiO薄膜、光刻、制备阳极金属。本发明通过对氧化镓外延层上方进行N/P离子注入，再通过高温退火使得Ga2O3中Ga原子析出及再反应形成有效的p型特性，同时与p型氧化镍的p型特性相结合，用简单工艺实现了氧化镓的p型掺杂，得到了氧化镓同质pn结，可靠性高，漏电流小，用于制备高耐压的p‑Ga2O3/n‑Ga2O3pn结二极管。
-
公开(公告)号：CN119522640A
公开(公告)日：2025-02-25
申请号：CN202380051715.7
申请日：2023-04-04
Applicant: 美蓓亚功率半导体株式会社
Inventor： 白石正树
IPC: H10D62/10 , H10D8/01 , H10D8/00 , H10D8/50 , H10D30/01 , H10D64/20 , H10D12/00 , H10D12/01 , H10D30/60
Abstract: 在具有经由势垒金属层而连接于终端区域所形成的保护环的场板的半导体装置中，提供一种能够抑制势垒金属层的残渣残留的半导体装置。终端区域(22)具有：第一导电型的半导体基板(1)；第二导电型的多个保护环(2)。其形成于半导体基板；绝缘膜(3)，其与半导体基板和保护环相接，且在与保护环重叠的位置具有开口部；多个势垒金属层(4)，其至少形成于绝缘膜的开口部内，与保护环相接，且相互隔开间隔地配置；以及多个场板(5)，其俯视时外形处于比势垒金属层的外形靠外侧，与势垒金属层的上表面和绝缘膜的上表面相接，且相互隔开间隔地配置。
-
公开(公告)号：CN119521689A
公开(公告)日：2025-02-25
申请号：CN202310996087.1
申请日：2023-08-08
Applicant: 达尔科技股份有限公司
Abstract: 本申请涉及半导体整流器件及其制造方法。半导体整流器件包括：外延层，具有彼此相对的顶表面以及底表面；第一掺杂区，位于外延层中，其中第一掺杂区具有第一导电型；第一沟槽结构，位于第一掺杂区中，自顶表面往底表面延伸；第二沟槽结构，位于第一掺杂区中，自顶表面往底表面延伸且与第一沟槽结构相邻；第二掺杂区，位于第一沟槽结构与第二沟槽结构之间的外延层中，自顶表面往底表面延伸，其中第二掺杂区具有第二导电型，且第二掺杂区的深度小于第一沟槽结构的深度；以及金属层，位于外延层的顶表面，覆盖第一沟槽结构、第二沟槽结构以及第二掺杂区，其中金属层接触外延层的顶表面形成肖特基接面。
-
公开(公告)号：CN119521687A
公开(公告)日：2025-02-25
申请号：CN202510081006.4
申请日：2025-01-20
Applicant: 长春长光圆辰微电子技术有限公司
IPC: H10D8/01 , H01L21/768 , G06F30/392 , G06F30/394 , G06F30/398 , G06F18/27 , G06N20/10
Abstract: 本申请涉及半导体器件制造技术领域，本申请提供一种用于减少电噪声的TMBS半导体器件制造方法，其特征在于，包括以下步骤：选取半导体材料作为TMBS基底，使用化学气相沉积在半导体基底表面形成氧化层，使用光刻技术在氧化层上定义沟槽的位置，使用反应离子技术在氧化层上刻蚀出沟槽，形成金属MOS栅极，在金属MOS栅极接触沟槽的底部氧化层完全覆盖保护层，侧壁氧化层20%‑50%部分覆盖保护层，在TMBS基底上设置TMBS芯片，使用封装材料进行包裹和固定。本申请通过对底部氧化层和侧壁氧化层进行合理保护层覆盖，优化电场分布，降低TMBS半导体器件制造过程由于不均匀电场引起的噪声。
-
公开(公告)号：CN110233173B
公开(公告)日：2025-02-25
申请号：CN201810178851.3
申请日：2018-03-05
Applicant: 中国科学技术大学
IPC: H10D62/10 , H10D62/83 , H10D64/60 , H10D8/00 , H10D8/01 , H10F77/20 , H10F77/14 , H10F77/122 , H10F71/00 , H10F30/00
Abstract: 本发明提供了一种多功能器件，包括衬底，薄膜电极，量子点胶体颗粒，金属电极。本发明在衬底上，通过将带状二维材料薄膜断开，在外加驱动电压作用下，用胶体量子点将断开的薄膜重新连接的方式获得多功能器件，最终形成二维材料薄膜/量子点/二维材料薄膜的特殊平面结构。本发明提供的多功能器件其功能类似传统的光电二极管，具有很好的整流特性和光电探测性能，本发明提供的多功能器件与传统半导体光电二极管的区别在于，其性能受温度影响小，并且具有非常高的光电响应。同时，本发明提供的多功能器件的制备方法工艺简单，对衬底没有选择，而且二维材料薄膜、量子点原材料广泛，制备容易，成本低廉，对环境友好，适合工业化生产。
-
公开(公告)号：CN119497404A
公开(公告)日：2025-02-21
申请号：CN202411912350.5
申请日：2024-12-24
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
Abstract: 本发明公开了一种台阶状沟槽肖特基势垒二极管及制造方法，该二极管由下至上包括阴极金属层、衬底，外延层、功能金属层及阳极金属层，外延层中分布台阶状沟槽，该沟槽由上下两个柱形开口构成、且上柱形开口小、下柱形开口大，沟槽内为导电多晶硅，介质层将导电多晶硅与外延层、肖特基势垒区和阳极电极区进行隔离，沟槽底部外延层中还含有离子注入区。本发明的沟槽，上柱形小开口增大了正向导通时可导电面积，降低了正向导通电流密度，减小了正向导通压降，改善正向导通性能；下柱形开口大，避免了器件反向偏置时尖端放电效应，改善器件反向阻断性能及器件可靠性和寿命。
