用于显示装置的阵列基板
    31.
    发明公开

    公开(公告)号:CN104659057A

    公开(公告)日:2015-05-27

    申请号:CN201410569494.5

    申请日:2014-10-22

    发明人: 金廷桓 曺基述

    IPC分类号: H01L27/32 H01L27/12

    摘要: 本发明提供一种显示装置和用于电子装置的双栅极型薄膜晶体管(TFT)结构。根据一实施方式,双栅极TFT结构包括:形成在基板上的第一栅极;形成在第一栅极上的半导体层;形成在半导体层上的绝缘层,且绝缘层中包括第一、第二和第三接触孔;分别通过第一接触孔和第二接触孔而与半导体层接触的漏极和源极;形成在漏极和源极上的钝化层,且钝化层中包括第四接触孔;形成在钝化层上的平坦化层,且平坦化层中包括第五接触孔;以及形成在平坦化层上的第二栅极,且第二栅极通过第三、第四和第五接触孔而与第一栅极电气接触。

    多栅极晶体管及其制备方法

    公开(公告)号:CN104576366A

    公开(公告)日:2015-04-29

    申请号:CN201310524373.4

    申请日:2013-10-29

    发明人: 赵猛

    摘要: 本发明揭示了一种多栅极晶体管及其制备方法,包括:提供半导体基底,所述半导体基底包括衬底、栅极氧化层、第一多晶硅层、牺牲氧化层;刻蚀所述半导体基底形成通孔;扩张所述通孔位于第一多晶硅层的尺寸;在所述通孔的底壁和侧壁上沉积一层隔离氧化层,所述隔离氧化层填充所述通孔位于第一多晶硅层处的扩张的部分;在所述通孔中沉积第二多晶硅层,从而所述第二多晶硅层形成第二栅极结构,所述第二多晶硅层两侧的第一多晶硅层形成第一栅极结构和第三栅极结构;在所述第一栅极结构、第二栅极结构、第三栅极结构两侧形成侧墙和源漏极。由此获得的多栅极晶体管,避免了鳍式结构破损的可能,同时增加了沟道的数量,提高了器件的速度。

    主辅栅分立控制U形沟道无掺杂场效应晶体管

    公开(公告)号:CN104282750A

    公开(公告)日:2015-01-14

    申请号:CN201310590299.6

    申请日:2013-11-20

    摘要: 本发明涉及一种具有优秀开关特性的高集成度高迁移率低泄漏电流的主辅栅分立控制U形沟道无掺杂场效应晶体管,利用近源主控栅电极、近漏辅控栅电极这两个彼此独立控制的栅电极的共同作用,比普通掺杂型有结和无结场效应晶体管在避免掺杂工艺导致器件迁移率下降的前提下,一方面保持近漏辅控栅电极处于高电位,在避免了近漏极一侧的沟道区域一侧发生明显的隧穿效应而产生泄漏电流的同时,促使U形沟道区域临近漏电极一侧处于低阻状态,另一方面通过调节近源主控栅电极的电位来改变源电极一侧肖特基势垒的厚度,进而改变源电极一侧的阻值以实现器件的关断和开启。所采用的U形沟道在不增加芯片面积的前提下有效提高了高集成度晶体管的开关特性。

    一种双栅SOI器件结构及其制作方法

    公开(公告)号:CN104201193A

    公开(公告)日:2014-12-10

    申请号:CN201410509909.X

    申请日:2014-09-28

    CPC分类号: H01L29/7831 H01L29/66484

    摘要: 本发明提供一种双栅SOI器件结构及其制作方法,该结构包括SOI衬底及形成于SOI衬底中并通过浅沟槽隔离结构隔离的MOS晶体管;所述MOS晶体管包括栅极、源极、漏极、栅极接触、源极接触及漏极接触;所述MOS晶体管还包括背栅极接触;所述背栅极接触设置于所述MOS晶体管正面,且穿通所述浅沟槽隔离结构及SOI衬底的埋氧层,与背衬底接触。本发明的双栅SOI器件结构在工作时,可以通过在背栅极接触端施加适当的电压,改变体区电势,从而改善浮体效应,并且该双栅SOI器件中存在两个控制沟道,增大了器件的有效沟道宽度及驱动电流。同时,背栅极接触形成于MOS管正面,制作工艺更为简单,且背栅极接触形成于浅沟槽隔离结构区域,不会对器件其它区域构成不良影响。

    器件、高电子迁移率晶体管及控制其工作的方法

    公开(公告)号:CN104051519A

    公开(公告)日:2014-09-17

    申请号:CN201410096339.6

    申请日:2014-03-14

    IPC分类号: H01L29/778 H01L29/10

    摘要: 器件、高电子迁移率晶体管及控制其工作的方法。一种器件包括发送和接收电子电荷的源和漏。所述器件还包括提供所述源与所述漏之间的传导路径的至少一部分的第一叠层和第二叠层,其中,所述第一叠层包括第一极性的第一氮化镓(GaN)层,所述第二叠层包括第二极性的第二氮化镓(GaN)层,并且其中,所述第一极性不同于所述第二极性。至少一个栅在工作上连接到至少所述第一叠层以控制所述电子电荷的传导,使得在所述器件的工作期间,所述传导路径包括形成在所述第一GaN层中的第一二维电子气(2DEG)沟道以及形成在所述第二GaN层中的第二2DEG沟道。

    带有张应变薄膜应变源的双栅场效应晶体管及其制备方法

    公开(公告)号:CN104022153A

    公开(公告)日:2014-09-03

    申请号:CN201410244666.1

    申请日:2014-06-04

    申请人: 重庆大学

    摘要: 本发明提出了一种带有张应变薄膜应变源的双栅场效应晶体管及其制备方法,该双栅场效应晶体管包括半导体材料,栅介质层,栅极,张应变薄膜应变层,该张应变薄膜应变层形成在所述绝缘介质层上,用于在导电沟道区引入沿沟道方向上的张应变,源区电极和漏区电极。本发明在器件表面覆盖一层张应变薄膜应变层,在制备过程中张应变薄膜膨胀在沟道区域引入沿沟道方向上较大的张应变,从而在源沟道界面及附近区域引入双轴张应变,该应变有利于沟道的GeSn导带Γ点下降,由间接带隙转变为直接带隙,增大电流,提高器件工作电流,导通电阻降低。

    一种基于多顶栅结构的晶体管

    公开(公告)号:CN103956383A

    公开(公告)日:2014-07-30

    申请号:CN201410176187.0

    申请日:2014-04-28

    发明人: 戴明志

    CPC分类号: H01L29/7831 H01L29/4232

    摘要: 本发明公开了一种基于多顶栅结构的晶体管,包括基底和处在基底上的介质层,所述介质层上设有一源区、一漏区以及连接在所述源区和漏区之间的沟道区,所述沟道区与至少两个顶栅连接,其中一个顶栅作为输出极,其余顶栅均作为输入极,所述的源区漏区、所有顶栅在介质层的下表面共面。本发明晶体管设有一个或一个以上用于控制沟道区的载流子的输入极,改变输入极的电压控制晶体管的输出状态,进而用一个晶体管实现多种逻辑输出,能够减少逻辑电路中晶体管的个数,逻辑电路的制备方法简单。且使用顶栅和沟道共面的设计,有效缩小了晶体管的体积,有利于提高逻辑电路的集成度,降低制作成本。