半导体结构及其制造方法
    31.
    发明授权

    公开(公告)号:CN107337175B

    公开(公告)日:2020-01-03

    申请号:CN201710296032.4

    申请日:2017-04-28

    Abstract: 本揭露实施例提供一种半导体结构及其制造方法。所述方法包含:提供第一衬底;形成多个导电接垫于所述第一衬底上方;形成薄膜于所述多个导电接垫的第一子集上,从而留下从所述薄膜暴露的所述多个导电接垫的第二子集;形成自组装单层SAM于所述薄膜上方;以及经由接合第二衬底的一部分到从所述薄膜暴露的所述多个导电接垫的所述第二子集,通过所述第一衬底与所述第二衬底,形成凹槽。

    具有优化的膜方案的高良率RRAM单元

    公开(公告)号:CN106206449B

    公开(公告)日:2019-05-24

    申请号:CN201510310463.2

    申请日:2015-06-08

    Abstract: 本发明涉及一种形成具有良好的良率的电阻式随机存取存储器(RRAM)单元的方法和相关的装置。在一些实施例中,通过在下部金属互连层上方形成底电极,以及在底电极上形成具有第一厚度的可变电阻的介电数据存储层来实施该方法。在介电数据存储层上形成覆盖层。覆盖层具有第二厚度,第二厚度比第一厚度厚约2倍至约3倍的范围内。在覆盖层上方形成顶电极,以及在顶电极上方形成上部金属互连层。本发明涉及具有优化的膜方案的高良率RRAM单元。

    用于RRAM结构的氧化物膜方案

    公开(公告)号:CN106159083A

    公开(公告)日:2016-11-23

    申请号:CN201510148817.8

    申请日:2015-03-31

    Abstract: 本发明涉及一种形成具有介电数据层的RRAM单元的方法和相关的装置,介电数据层配置为提供良好的性能、器件良率、和数据保持。在一些实施例中,通过形成具有底电极层、顶电极层和设置在底电极层和顶电极层之间的介电数据存储层的RRAM膜堆叠件来实施该方法,其中底电极层设置在半导体衬底上方。介电数据存储层包括具有氢掺杂的氧化物的性能增强层和具有氧化铝的数据保持层。然后,根据一个或多个掩蔽层图案化RRAM膜堆叠件以形成顶电极和底电极;以及在电接触顶电极的位置处形成上部金属互连层。本发明涉及用于RRAM结构的氧化物膜方案。

    用于RRAM的保护侧壁技术
    36.
    发明公开

    公开(公告)号:CN105280812A

    公开(公告)日:2016-01-27

    申请号:CN201510114823.1

    申请日:2015-03-16

    Abstract: 一些实施例涉及电阻式随机存取存储器(RRAM)。该RRAM包括RRAM底部金属电极、布置在RRAM底部金属电极上方的可变电阻介电层以及布置在可变电阻介电层上方的RRAM顶部金属电极。覆盖层布置在RRAM顶部金属电极上方。覆盖层的下表面和RRAM顶部金属电极的上表面在界面处接触。保护侧壁邻近RRAM顶部金属电极的外侧壁。保护侧壁具有与RRAM顶部金属电极的上表面接触覆盖层的下表面的界面至少基本对准的上表面。本发明还涉及用于RRAM的保护侧壁技术。

Patent Agency Ranking