公开(公告)号：CN110660687A

公开(公告)日：2020-01-07

申请号：CN201910537975.0

申请日：2019-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李昇展 ,  周正贤 ,  蔡正原 ,  黄志辉 ,  吴国铭

IPC: H01L21/60 ,  H01L23/00

Abstract: 在一些实施例中，提供了用于接合半导体晶圆的方法。方法包括在第一半导体晶圆的中心区域上方形成第一集成电路(IC)。第一环形接合支撑结构形成在第一半导体晶圆的环形周边区域上方，其中，第一半导体晶圆的环形周边区域围绕第一半导体晶圆的中心区域。第二半导体晶圆接合至第一半导体晶圆，使得布置在第二半导体晶圆上的第二IC电连接至第一IC。本发明的实施例还提供了接合支撑结构和多个半导体晶圆。

公开(公告)号：CN110010672A

公开(公告)日：2019-07-12

申请号：CN201811416706.0

申请日：2018-11-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宏洲 ,  邱奕正 ,  卡思克·穆鲁克什 ,  陈益民 ,  林炫政 ,  江文智 ,  张震谦 ,  詹智元 ,  吴国铭 ,  蔡俊琳

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/40 ,  H01L29/78

Abstract: 提供了一种高压半导体器件结构。高压半导体器件结构包括半导体衬底，半导体衬底中的源极环和半导体衬底中的漏极区域。高压半导体器件结构还包括围绕源极环的侧面和底部的掺杂环以及围绕漏极区域和掺杂环的侧面和底部的阱区。阱区的导电类型与掺杂环的导电类型相反。高压半导体器件结构还包括导体，该导体电连接到漏极区域并且在阱区的外围上方并且横穿阱区的外围延伸。另外，高压半导体器件结构包括在导体和半导体衬底之间的屏蔽元件环。屏蔽元件环在阱区的外围上方延伸并横穿阱区的外围。本发明实施例涉及具有高压器件的半导体器件结构。

公开(公告)号：CN109727975A

公开(公告)日：2019-05-07

申请号：CN201811278324.6

申请日：2018-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卡思克·穆鲁克什 ,  江文智 ,  钟久华 ,  蔡俊琳 ,  吴国铭 ,  林炫政 ,  林天声 ,  陈益民 ,  林宏洲 ,  邱奕正

IPC: H01L27/07 ,  H03K19/0175

Abstract: 本申请的各个实施例针对集成电路及其制造方法，其中，自举金属氧化物半导体(MOS)器件与高电压金属氧化物半导体(HVMOS)器件和高电压结终端(HVJT)器件集成。在一些实施例中，漂移阱位于半导体衬底中。漂移阱具有第一掺杂类型并且具有环形顶部布局。第一切换器件位于漂移阱上。第二切换器件位于半导体衬底上、漂移阱的侧壁中的凹口处。外围阱位于半导体衬底中并且具有与第一掺杂类型相反的第二掺杂类型。外围阱围绕漂移阱、第一切换器件和第二切换器件，并且进一步将第二切换器件与漂移阱和第一切换器件分隔开。

公开(公告)号：CN109599394A

公开(公告)日：2019-04-09

申请号：CN201811133972.2

申请日：2018-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卡思克·穆鲁克什 ,  江文智 ,  蔡俊琳 ,  霍克孝 ,  吴国铭 ,  陈柏智 ,  苏如意 ,  林炫政 ,  陈益民 ,  林宏洲 ,  邱奕正

IPC: H01L27/02 ,  H01L27/06 ,  H01L29/06 ,  H01L21/8234

Abstract: 本申请的各个实施例涉及其中高压金属氧化物半导体(HVMOS)器件与高压结终端(HVJT)器件集成的集成电路(IC)。在一些实施例中，第一漂移阱和第二漂移阱位于衬底中。第一漂移阱和第二漂移阱以环形图案交界且具有第一掺杂类型。外围阱位于衬底中且具有与第一掺杂类型相反的第二掺杂类型。外围阱围绕并分离第一漂移阱和第二漂移阱。主体阱位于衬底中且具有第二掺杂类型。此外，主体阱位于第一漂移阱上方并且通过第一漂移阱与外围阱间隔开。栅电极位于第一漂移阱和主体阱之间的结上方。本申请还提供了集成电路的制造方法。

公开(公告)号：CN103996680A

公开(公告)日：2014-08-20

申请号：CN201310201434.3

申请日：2013-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈柏羽 ,  黄婉华 ,  陈晶盈 ,  吴国铭

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234

CPC classification number: H01L29/7835 ,  H01L29/0653 ,  H01L29/1087 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/66681

Abstract: 本发明提供了一种高电压晶体管结构及其方法。其中，一种高电压晶体管结构包括形成在衬底的第一阱中的第一双扩散区和第二双扩散区，其中第一双扩散区和第二双扩散区具有与衬底相同的导电性，形成在第一双扩散区中的第一漏极/源极区，形成在第一阱上方的第一栅电极，和形成在第二双扩散区中的第二漏极/源极区。高电压晶体管结构进一步包括形成在第一栅电极的第一侧上的第一间隔件，其中第一间隔件位于第一漏极/源极区和第一栅电极之间，形成在第一栅电极的第二侧上的第二间隔件，以及形成在第二漏极/源极区和第二间隔件之间的第一氧化物保护层。

公开(公告)号：CN102270660A

公开(公告)日：2011-12-07

申请号：CN201010552507.X

申请日：2010-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 亚历山大·卡尼斯基 ,  段孝勤 ,  吴国铭 ,  黄伟宗

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7827 ,  H01L21/26586 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/4941 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813

Abstract: 本发明提供了一种位于基板上的沟槽型金属氧化物半导体场效应晶体管结构及其形成方法，其采用自对准接触物因而可降低沟槽型金属氧化物半导体场效应晶体管的间距尺寸。该晶体管结构包括：第一沟槽与第二沟槽，位于基板上，第一沟槽与第二沟槽衬覆有栅极介电层并为栅极多晶硅所填满；自对准源极接触物，位于第一沟槽与第二沟槽之间，自对准源极接触物连接于源极金属；栅极接触物，位于沟槽之上，沟槽接触物连接于栅极金属与位于第一沟槽内的栅极多晶硅；源极区，环绕自对准源极接触物，其中源极区具有凸出形态。上述自对准接触物借由蚀刻露出的硅区域而形成，无须使用光刻光掩模与对准情形。因而可免除对准容忍度并可降低间距尺寸。

公开(公告)号：CN101339956A

公开(公告)日：2009-01-07

申请号：CN200710186913.7

申请日：2007-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏启珊 ,  吴国铭 ,  李建兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/088

CPC classification number: H01L29/7816 ,  H01L29/0696 ,  H01L29/0878

Abstract: 本发明提供一种半导体装置，包括：半导体基底；栅极电极，位于该半导体基底之上，其中该栅极电极具有栅极宽度方向；源极/漏极区，位于该半导体基底中，且邻接该栅极电极，其中该源极/漏极区具有第一宽度，且该第一宽度平行于该栅极宽度方向；以及主体拾取区，位于该半导体基底中且邻接该源极区，其中该主体拾取区具有第二导电类型，且该第二导电类型与该源极区的第一导电类型相反，其中该主体拾取区在该栅极宽度方向上具有第二宽度，且该第二宽度实质上小于该第一宽度。本发明能够改善LDMOS装置的静电放电能力。

公开(公告)号：CN1713394A

公开(公告)日：2005-12-28

申请号：CN200510002854.4

申请日：2005-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴国铭 ,  吴成堡 ,  柳瑞兴 ,  许顺良

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0847 ,  H01L29/7835

Abstract: 本发明是关于一种具有逆行井的高电压元件及其制造方法。该高电压元件至少包括：一基材；一闸极区形成于基材上；以及一逆行井位于基材中且紧邻闸极区。其制造方法包括如下步骤：形成第一型的一基材；形成一闸极区位于该基材上；形成第一型的一深井；形成一源极区直接位于该深井中；形成第二型的至少一逆行井于该基材中，其中该逆行井与该源极区分别位于该闸极区的相对侧；以及形成一掺杂区于该逆行井中，其中该逆行井形成一汲极延伸，且该汲极延伸具有一较低掺质浓度朝向该基材的表面。逆行井可降低基材的表面上的掺质浓度，因此可减轻对闸极区的损害。

公开(公告)号：CN112750758B

公开(公告)日：2025-05-27

申请号：CN202010940991.7

申请日：2020-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李昇展 ,  周正贤 ,  陈昇照 ,  蔡正原 ,  吴国铭

IPC: H01L21/768 ,  H01L23/48 ,  H01L23/528 ,  H01L21/60

Abstract: 在一些实施例中，本公开涉及一种形成集成芯片结构的方法。可以通过在设置在第一半导体衬底的上表面上方的第一互连结构内形成多个互连层来执行该方法。执行边缘修整工艺以沿着第一半导体衬底的周边去除第一互连结构和第一半导体衬底的部分。边缘修整工艺导致第一半导体衬底具有通过直接设置在第一半导体衬底上方的内侧壁而耦合到上表面的凹进表面。在执行边缘修整工艺之后，在第一互连结构的侧壁上形成介电保护层。本公开还涉及形成多维集成芯片的方法以及集成芯片结构。

公开(公告)号：CN115910939A

公开(公告)日：2023-04-04

申请号：CN202210764345.9

申请日：2022-06-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李名哲 ,  吴国铭 ,  陈昇照 ,  萧豪毅 ,  骆冠宇 ,  陈品孜 ,  蔡正原

IPC: H01L23/31 ,  H01L23/522 ,  H01L23/528 ,  H01L21/768 ,  H01L21/56

Abstract: 本发明涉及包括半导体衬底以及沿半导体衬底设置的多个半导体器件的半导体晶圆结构。包括多个介电层的介电堆叠件布置在半导体衬底上方。导电互连结构位于介电堆叠件内。密封环层位于介电堆叠件上方并且沿介电堆叠件的第一侧壁横向围绕介电堆叠件。密封环层包括延伸至半导体衬底中的第一沟槽中的第一突起。本申请的实施例还涉及半导体晶圆结构及其形成方法。