公开(公告)号：CN119905464A

公开(公告)日：2025-04-29

申请号：CN202510017617.2

申请日：2025-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许桀豪 ,  张国钦 ,  言玮 ,  何军

IPC: H01L23/473 ,  H01L21/48

Abstract: 本公开的一个方面涉及集成电路(IC)结构。IC结构包括管芯和设置在管芯上方的集成散热器结构。在一些实施例中，集成散热器结构包括与管芯相邻的第一闭环微通道结构和设置在第一闭环微通道结构上方的第二闭环微通道结构。在示例中，第二闭环微通道结构设置为比第一闭环微通道结构更远离管芯。在一些实施方式中，多个微通道和微混合器室共同提供第一闭环微通道结构和第二闭环微通道结构。本公开的实施例还涉及形成集成电路结构的方法。

公开(公告)号：CN119905458A

公开(公告)日：2025-04-29

申请号：CN202411512696.6

申请日：2024-10-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈思桦 ,  胡宽侃 ,  温伟源 ,  廖思雅

IPC: H01L21/768 ,  H01L23/528

Abstract: 一种形成半导体结构的方法，包括：在第一介电层中形成导电部件；在导电部件上方形成第二介电层；在第二介电层中形成开口以暴露导电部件的顶面；在导电部件的顶面处形成抑制剂膜；沉积导热层，导热层具有在开口的侧壁上的第一部分和在第二介电层的顶面上的第二部分；去除抑制膜以暴露导电部件的顶面；在开口中和导热层的第二部分上沉积导电材料；去除导电材料的部分以暴露导热层的第二部分；以及在导热层的第二部分和第二介电层上形成第三介电层。本申请的实施例还公开了一种互连结构。

公开(公告)号：CN113253562B

公开(公告)日：2025-04-29

申请号：CN202010913267.5

申请日：2020-09-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李信昌 ,  许倍诚 ,  钱志道 ,  陈明威 ,  连大成

IPC: G03F1/24

Abstract: 本公开涉及具有非晶帽盖层的光刻掩模。多层反射结构被设置在衬底之上。非晶帽盖层被设置在多层反射结构之上。非晶帽盖层可以包括钌、氧、铌、氮、钽或锆。非晶层也可以被设置在多层反射结构与非晶帽盖层之间。非晶层包括非晶硅、非晶氧化硅或非晶氮化硅。

公开(公告)号：CN112309867B

公开(公告)日：2025-04-29

申请号：CN201911213456.5

申请日：2019-12-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏祖辉 ,  范纯祥 ,  王育文 ,  叶明熙 ,  黄国彬

IPC: H10D30/01 ,  H10D84/03 ,  H01L21/66

Abstract: 本公开涉及通过反馈控制鳍薄化。一种方法包括形成延伸到半导体衬底中的隔离区域。半导体条带位于隔离区域之间。该方法还包括凹陷隔离区域，使得半导体条带的顶部突出高于隔离区域的顶表面以形成半导体鳍，测量半导体鳍的鳍宽度，基于鳍宽度生成蚀刻方案，并使用蚀刻方案对半导体鳍执行薄化工艺。

公开(公告)号：CN111223842B

公开(公告)日：2025-04-29

申请号：CN201911175431.0

申请日：2019-11-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡国强 ,  陈志辉

IPC: H01L23/535 ,  H01L23/48 ,  H01L21/768

Abstract: 一种半导体装置及其制造方法，其中半导体装置的制造方法包括形成第一导电部件于介电层内。选择性地回蚀第一导电部件。形成蚀刻停止层于第一导电部件和介电层上，蚀刻停止层在第一导电部件上的高度与在介电层上的高度不同。图案化蚀刻停止层以暴露出第一导电部件的顶表面。横向蚀刻蚀刻停止层。在第一导电部件上沉积导电材料以形成第二导电部件。

公开(公告)号：CN119894086A

公开(公告)日：2025-04-25

申请号：CN202411119243.7

申请日：2024-08-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林子敬

IPC: H10D84/83 ,  H10D84/03

Abstract: 本申请提供用于减轻半导体器件中的布局相关效应的电介质框架结构。本公开描述了具有电介质框架结构的半导体器件。该半导体器件包括：沟道结构，在衬底上并且沿第一方向延伸；栅极结构，在沟道结构上并且沿与第一方向不同的第二方向延伸；电介质框架结构，在衬底上并且与沟道结构平行；以及隔离结构，与栅极结构相邻并且延伸穿过沟道结构到衬底中。电介质框架结构包括延伸穿过栅极结构以将栅极结构分成两部分的电介质材料。隔离结构的端部与电介质框架结构接触。

公开(公告)号：CN119890158A

公开(公告)日：2025-04-25

申请号：CN202411496647.8

申请日：2024-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑凯方 ,  张孝慷 ,  李明翰

IPC: H01L23/367 ,  H01L23/373 ,  H01L21/768

Abstract: 本发明提供了接触结构及其形成方法。根据本公开的接触结构包括：蚀刻停止层(ESL)；第一柱部件和第二柱部件，设置在ESL上；金属部件，设置在第一柱部件和第二柱部件之间，金属部件包括第一侧壁、底面、第二侧壁和顶面；介电衬垫，从第一柱部件的顶面沿着金属部件的第一侧壁、底面和第二侧壁连续延伸，并延伸到第二柱部件的顶面上；以及间隙，位于第一柱部件和介电衬垫的沿着金属部件的第一侧壁延伸的部分之间。

公开(公告)号：CN119889387A

公开(公告)日：2025-04-25

申请号：CN202410770289.9

申请日：2024-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周晏圻 ,  徐绍轩 ,  林姿均 ,  黄健羽 ,  李政宏 ,  廖宏仁

IPC: G11C11/408 ,  G11C11/4091 ,  G11C11/4096

Abstract: 一种记忆体装置及其操作方法，记忆体装置具有记忆体单元，记忆体单元在具有第一电压位准的第一电源域中操作。记忆体字线连接至记忆体单元，且记忆体位元线连接至记忆体单元。字线解码器电路在第一电源域中操作，且字线驱动器电路用以自字线解码器电路接收行地址信号且输出字线致能信号至记忆体字线。IO电路连接至记忆体位元线，且IO电路在具有低于第一电压位准的第二电压位准的第二电源域中操作。追踪字线连接至追踪单元，且追踪字线用以在第一电源域中输出追踪单元致能信号。追踪位元线连接至追踪单元，且追踪位元线用以在第一电源域中输出触发信号至IO电路。

公开(公告)号：CN119889382A

公开(公告)日：2025-04-25

申请号：CN202410767361.2

申请日：2024-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林谷峰 ,  喻鹏飞 ,  张彤诚 ,  林羽凡 ,  黄圣博 ,  王奕

IPC: G11C11/16 ,  G11C13/00 ,  G11C11/02 ,  G11C11/56

Abstract: 本揭示案是关于一种半导体装置与操作半导体装置的方法。一种半导体装置包含：读出放大器；第一记忆体阵列，包含位于读出放大器的第一侧上的第一记忆体单元的第一段；第二记忆体阵列，包含位于读出放大器的第二侧上的第二记忆体单元的第二段；第一参考单元，连接至第一记忆体阵列中的第一参考字元线，供用于自第二记忆体单元读出数据；及第二参考单元，连接至第二记忆体阵列中的第二参考字元线，供用于自第一记忆体单元读出数据。连接至第一参考字元线中的一者的第一参考单元供用于自第二段中的一者读出数据，且连接至第一参考字元线中的另一者的第一参考单元供用于自第二段中的另一者读出数据。

公开(公告)号：CN113113432B

公开(公告)日：2025-04-25

申请号：CN202010930430.9

申请日：2020-09-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾志裕 ,  陈明贤

IPC: H10F39/12 ,  H10F39/18

Abstract: 本发明公开一种具有全局快门的互补金属氧化物半导体图像传感器和一种用于制造互补金属氧化物半导体图像传感器的方法。在一个实施例中，一种半导体器件包含：光感测区；电荷存储区；光屏蔽结构；以及至少一个通孔触点；其中电荷存储区在空间上配置成在横向方向上邻近于光感测区，其中光屏蔽结构配置成在竖直方向上处于电荷存储区上方以便防止入射光从光感测区泄漏到信号处理区，其中光屏蔽结构配置在层间介电(ILD)层中，且其中光屏蔽结构与至少一个通孔触点同步地形成。