-
公开(公告)号：CN104599700B
公开(公告)日：2018-01-26
申请号：CN201410014016.8
申请日：2014-01-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C11/419 , G11C7/18
Abstract: 半导体存储器包括多个子存储体，每个子存储体包括连接至局部位线组的一行或多行存储器位单元，其中，子存储体共享相同的全局位线组，以用于从子存储体的存储器位单元读取数据和/或将数据写入子存储体的存储器位单元。半导体存储芯片还包括用于每个子存储体的多个开关元件，其中，每个开关元件连接子存储体中的相应的一个存储器位单元的局部位线和全局位线，以用于在局部位线和全局位线之间进行数据传输。半导体存储芯片还包括多个存储体选择信号线，每个存储体选择信号线与相应的一个子存储体中的开关元件连接，其中，存储体选择信号线承载多个存储体选择信号以选择一个子存储体，从而用于在局部位线和全局位线之间进行数据传输。本发明还包括高密度存储器结构。
-
公开(公告)号：CN104637529B
公开(公告)日：2017-11-24
申请号：CN201410033720.8
申请日：2014-01-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C11/418 , G11C8/16 , G11C8/18
Abstract: 除了其他方面，提供了用于便于对单端口存储器件进行存取操作的一种或多种技术或者系统。在系统时钟的单时钟周期期间对单端口存储器件（诸如SPSRAM的6晶体管位单元阵列）进行多次存取操作。在一个实施例中，封装控制器基于系统时钟的上升沿在系统时钟的第一时钟周期期间启动第一存取操作。响应于在第一时钟操作期间接收操作完成信号，封装控制器在第一时钟周期期间启动对单端口存储器件的第二存取操作。采用这种方式，对于比用于改进的存储密度的多端口存储器件占用相对较小面积的单端口存储器件，实现了多端口存取功能，诸如以串行方式减轻操作干扰。本发明还提供了SPSRAM封装器。
-
公开(公告)号：CN107181480A
公开(公告)日：2017-09-19
申请号：CN201611085086.8
申请日：2016-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175 , G11C7/10
CPC classification number: H03K3/356113 , H03K19/018521 , H03K19/017509 , G11C7/1057 , G11C7/1084
Abstract: 本发明实施例提供一种使用升压电路的电平移位器电路。所述升压电路经配置以在跨越所述电平移位器电路的电压域的高电压相差较大时改进所述电平移位器电路的操作。所述电平移位器电路的电路设备包含核心电平移位器电路，其将输入信号的第一电压改变成输出信号的第二电压。所述电路设备进一步包含第一升压电路，其耦合到所述核心电平移位器电路并在所述输入信号从低值转变成高值时产生施加于所述核心电平移位器电路的第一瞬变电压。所述电路设备还包含第二升压电路，其耦合到所述核心电平移位器电路并在所述输入信号从高值转变成低值时产生施加于所述核心电平移位器电路的第二瞬变电压。
-
公开(公告)号：CN106531207A
公开(公告)日：2017-03-22
申请号：CN201610654383.3
申请日：2016-08-11
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C5/02 , G11C5/025 , G11C5/14 , G11C7/10 , G11C7/1069 , G11C7/1096 , G11C7/12 , G11C7/22 , G11C11/417 , G11C8/16 , G11C7/065
Abstract: 一种器件包括存储器阵列，第一数据线和第二数据线。该存储器阵列包括第一带单元、第一子区和第二子区，其中，第一带单元设置在第一子区和第二子区之间。第一数据线具有第一部分和第二部分，其中，第一数据线的第一部分与第一数据线的第二部分断开，并且第一数据线的第二部分配置为将第一子区耦合至第一输入/输出(I/O)电路。第二数据线和第一数据线的第一部分配置为将第二子区耦合至第一I/O电路。本发明的实施例还涉及存储器器件及其形成方法。
-
公开(公告)号：CN102969018A
公开(公告)日：2013-03-13
申请号：CN201210033287.9
申请日：2012-02-14
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C5/063 , G11C11/413 , Y10T307/445
Abstract: 本发明公开一种具有沿着信号路径的连续负载设备的集成电路中的飞跨导体片段。通过隔离离信号源更远的负载设备的子集，并且通过旁路更接近信号源的子集的飞跨导体将更远子集连接至信号，改善通过沿着导体顺序连接的多个负载设备的信号的传播延迟。该技术可应用于连接至给定字线的随机存取存储器(SRAM)中的位单元的子集、或应用至顺序地连接至选通信号的字线解码器门、以及其他电路，该电路中，可选择为一组的负载设备可以通过到信号源的接近度被分为子集。在具有多级的SRAM布局中，不同金属沉积层承载与旁路较近子集的飞跨导体相对的负载设备之间的导体支路。
-
Patent Agency Ranking
公开(公告)号：CN109309496B
公开(公告)日：2022-09-27
申请号：CN201810843894.9
申请日：2018-07-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H03L7/08
Abstract: 时钟电路包括第一锁存器，第二锁存器、第一触发器电路和时钟触发器电路。第一锁存器被配置为基于第一控制信号、使能信号和输出时钟信号生成第一锁存输出信号。第二锁存器连接至第一锁存器并且被配置为响应于第二控制信号生成输出时钟信号。第一触发器电路连接至第一锁存器和第二锁存器，并且被配置为响应于至少第一锁存输出信号或复位信号调整输出时钟信号。时钟触发器电路通过第一节点连接至第一锁存器和第一触发器电路，被配置为响应于输入时钟信号生成第一控制信号，并且被配置为基于至少第一控制信号控制第一锁存器和第一触发器电路。本发明的实施例还提供了一种操作时钟电路的方法。
-
公开(公告)号：CN110660416B
公开(公告)日：2021-10-15
申请号：CN201910293180.X
申请日：2019-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/10
Abstract: 本发明的实施例描述了各个示例性存储装置。各个示例性存储装置可以选择各个控制线以将来自一个或多个存储单元的电子数据读取到数据线上和/或将来自这些数据线的电子数据写入一个或多个存储单元中。在一些情况下，在各个示例性存储装置将电子数据写入一个或多个存储单元之前，将这些数据线充电(也称为预充电)至第一逻辑值，诸如逻辑1。在这些数据线的预充电期间，各个示例性存储装置将这些数据线与这些示例性存储装置内的专用电路电隔离。该专用电路(也称为写入驱动器)在写入操作模式期间将电子数据写入这些数据线，以存储到一个或多个存储单元中。本发明的实施例还描述了存储装置的写入驱动器及其操作方法。
-
公开(公告)号：CN107403635B
公开(公告)日：2021-02-05
申请号：CN201710182966.5
申请日：2017-03-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供一种存储器宏及其操作方法。其中，存储器宏包含第一存储器单元阵列、第一跟踪电路及第一预充电电路。所述第一跟踪电路包含：第一组存储器单元，其响应于第一组控制信号而配置为第一组负载单元；第二组存储器单元，其响应于第二组控制信号而配置为第一组下拉单元；及第一跟踪位线，其耦合到所述第一组存储器单元及所述第二组存储器单元。所述第一组下拉单元及所述第一组负载单元经配置以跟踪所述第一存储器单元阵列的存储器单元。所述第一预充电电路耦合到所述第一跟踪位线，且经配置以响应于第三组控制信号而将所述第一跟踪位线充电到预充电电压电平。
-
公开(公告)号：CN110660416A
公开(公告)日：2020-01-07
申请号：CN201910293180.X
申请日：2019-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/10
Abstract: 本发明的实施例描述了各个示例性存储装置。各个示例性存储装置可以选择各个控制线以将来自一个或多个存储单元的电子数据读取到数据线上和/或将来自这些数据线的电子数据写入一个或多个存储单元中。在一些情况下，在各个示例性存储装置将电子数据写入一个或多个存储单元之前，将这些数据线充电(也称为预充电)至第一逻辑值，诸如逻辑1。在这些数据线的预充电期间，各个示例性存储装置将这些数据线与这些示例性存储装置内的专用电路电隔离。该专用电路(也称为写入驱动器)在写入操作模式期间将电子数据写入这些数据线，以存储到一个或多个存储单元中。本发明的实施例还描述了存储装置的写入驱动器及其操作方法。
-
公开(公告)号：CN110322917A
公开(公告)日：2019-10-11
申请号：CN201811007574.6
申请日：2018-08-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器电路包括：电压节点；多个存储器单元；位线，与多个存储器单元耦合；以及开关电路，耦合在电压节点与位线之间。开关电路配置为响应于位线上的电压电平将电压节点与位线耦合。本发明的实施例还提供了位线逻辑电路和存储器电路的位线偏置方法。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.031 seconds)
