半导体器件及其操作方法

    公开(公告)号:CN104851459B

    公开(公告)日:2019-08-06

    申请号:CN201410384266.0

    申请日:2014-08-06

    Abstract: 半导体器件包括:CAM块,其包括具有相对半导体衬底垂直配置的多个垂直存储串,其中,多个垂直存储串中的每个与多个字线电耦接,以及多个字线中的每个与多个CAM单元电耦接;外围电路,其被配置成对选自多个CAM单元的CAM单元编程;以及控制电路,其被配置成将至少一个命令发送至外围电路以将编程电压同时地施加至第n字线、第n‑1字线和第n+1字线,来对与第n‑1字线、第n字线和第n+1字线电耦接的CAM单元同时编程,其中,第n‑1字线和第n+1字线与第n字线相邻,且选中的CAM单元与第n字线电耦接。

    一种存储装置
    6.
    发明公开

    公开(公告)号:CN108962301A

    公开(公告)日:2018-12-07

    申请号:CN201810510628.4

    申请日:2018-05-24

    CPC classification number: G11C5/02 G11C5/06

    Abstract: 本发明提供一种存储装置,所述装置包括逻辑芯片,以及一个或多个存储芯片,用于连接或键合逻辑和存储器芯片的封装以实现芯片间传导电信号,设置在封装内的互连网络用于提供多个路径的电连接(i)封装外部连接器和逻辑芯片之间的DQ和DQS信号的多个导电路径,以及(ii)将内部DQ和/或连接逻辑芯片和存储器阵列芯片DQS信号电分离,其中内部DQ和/或连接逻辑芯片存储器阵列芯片DQS信号布线路径要短,即小于整个封装长度的一半。实现花费很少的时间即可完成内存芯片的全面重新设计,提高了存储装置内部逻辑芯片和存储芯片之间的数据传输速度,提高了存储器阵列芯片和外界环境(其它芯片)通信的可靠性。

    具有命令/地址管脚的与非闪存以及包括其的闪存系统

    公开(公告)号:CN104681072B

    公开(公告)日:2018-06-05

    申请号:CN201510075828.8

    申请日:2007-12-29

    Inventor: 林田泽

    Abstract: 一种NAND闪存设备,包括:存储单元阵列,其具有多个存储块;页面缓冲器,其被配置为暂时存储将要写入该存储单元阵列的写数据,或者暂时存储来自该存储单元阵列的读数据;数据输入/输出I/O电路,其被配置为响应于时钟信号从外部设备向该页面缓冲器传送该写数据,或者响应于该时钟信号输出该读数据;以及状态寄存器,其被配置为响应于该时钟信号向该外部设备输出该NAND闪存设备的状态数据,其中,该NAND闪存设备的状态数据指示是否执行擦除、写、或读操作,其中,根据双数据率DDR传输方法输入和输出该写数据和该读数据两者,而且其中,与根据DDR传输方法输入和输出其写数据和读数据的擦除、写、或读操作联合,根据不是DDR传输方法的传输方法输出该状态数据。

    半导体存储器件
    8.
    发明公开

    公开(公告)号:CN107958683A

    公开(公告)日:2018-04-24

    申请号:CN201710977775.8

    申请日:2017-10-17

    Inventor: 郑想勋 咸铉周

    Abstract: 一种半导体存储器件可以包括第一数据储存区域至第四数据储存区域。半导体存储器件可以包括第一电容器组至第四电容器组以及电压发生电路。第一电容器组可以被布置成与第一数据储存区域相邻,以为第一数据储存区域提供第一稳定电压。第二电容器组可以被布置成与第二数据储存区域相邻,以为第二数据储存区域提供第二稳定电压。第三电容器组可以被布置成与第三数据储存区域相邻,以为第三数据储存区域提供第三稳定电压。第四电容器组可以被布置成与第四数据储存区域相邻,以为第四数据储存区域提供第四稳定电压。电压发生电路可以被配置成为第一电容器组至第四电容器组提供内部电压。

Patent Agency Ranking