公开(公告)号：CN106298776A

公开(公告)日：2017-01-04

申请号：CN201610371338.7

申请日：2016-05-30

Applicant: 三星电子株式会社

Inventor： 郑在烨 ,  金炫助 ,  朴性律 ,  朴世玩 ,  尹钟密 ,  李廷骁 ,  李化成 ,  郑熙暾 ,  河智龙

IPC: H01L27/088 ,  H01L29/78

CPC classification number: H01L29/66545 ,  H01L21/76229 ,  H01L21/823431 ,  H01L21/823481 ,  H01L27/0886 ,  H01L27/0922 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/7848 ,  H01L29/7854 ,  H01L29/7855

Abstract: 本发明提供了一种半导体器件，该半导体器件包括：鳍式图案，其包括彼此相对的第一短边和第二短边；第一沟槽，其与第一短边接触；第二沟槽，其与第二短边接触；第一场绝缘膜，其在第一沟槽中，所述第一场绝缘膜包括从第一短边按次序排列的第一部分和第二部分，并且第一部分的高度与第二部分的高度不同；第二场绝缘膜，其在第二沟槽中；以及第一伪栅极，其位于第一场绝缘膜的第一部分上。

公开(公告)号：CN106098775A

公开(公告)日：2016-11-09

申请号：CN201610282358.7

申请日：2016-04-29

Applicant: 三星电子株式会社

Inventor： 金伦楷 ,  李化成 ,  赵槿汇

IPC: H01L29/78 ,  H01L21/768

Abstract: 本公开涉及半导体器件。一种半导体器件包括：栅结构，其在衬底上在第二方向上延伸；源/漏层，设置于衬底的在交叉第二方向的第一方向上与栅结构相邻的部分上；第一导电接触插塞，在栅结构上；以及第二接触插塞结构，其设置在源/漏层上。第二接触插塞结构包括第二导电接触插塞和绝缘图案，第二导电接触插塞和绝缘图案沿第二方向设置并且彼此接触。第一导电接触插塞和绝缘图案在第一方向上彼此相邻。第一和第二导电接触插塞彼此间隔开。

公开(公告)号：CN104241369A

公开(公告)日：2014-12-24

申请号：CN201410287476.8

申请日：2014-06-24

Applicant: 三星电子株式会社

Inventor： 徐东灿 ,  高铤槿 ,  郑圣勋 ,  李宽钦 ,  李化成 ,  金傔

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/785 ,  H01L29/66545 ,  H01L29/0684

Abstract: 本发明提供一种半导体器件，该半导体器件包括：鳍型有源图案，突出在器件隔离层之上；栅极电极，在器件隔离层上并交叉鳍型有源图案；抬高的源极/漏极，在栅极电极两侧的鳍型有源图案上；以及鳍间隔物，在鳍型有源图案的侧壁上，该鳍间隔物具有低介电常数并在器件隔离层和抬高的源极/漏极之间。

公开(公告)号：CN101079422B

公开(公告)日：2012-04-18

申请号：CN200710105057.8

申请日：2007-05-22

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  李化成 ,  李浩

IPC: H01L27/092 ,  H01L27/12 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L27/092 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/7843 ,  H01L29/7848

Abstract: 提供了一种具有改善的晶体管操作特性和闪烁噪声特性的半导体器件及其制造方法。该半导体器件包括衬底，设置在所述衬底上的模拟NMOS晶体管和压缩应变沟道模拟PMOS晶体管。所述器件还包括分别覆盖所述NMOS晶体管和所述PMOS晶体管的第一蚀刻停止衬层(ESL)和第二ESL。在500Hz的频率，对于参考未应变沟道模拟NMOS和PMOS晶体管的闪烁噪声功率的所述NMOS和PMOS晶体管的闪烁噪声功率的相对测量小于1。

公开(公告)号：CN1645629A

公开(公告)日：2005-07-27

申请号：CN200510004622.2

申请日：2005-01-14

Applicant: 三星电子株式会社

Inventor： 李化成 ,  上野哲嗣 ,  柳载润 ,  李浩 ,  李承换 ,  金炫锡 ,  朴文汉

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L29/7854

Abstract: 一种至少五侧面沟道型FinFET晶体管(鳍式场效应晶体管)，其可以包括：基底；形成在所述基底上的半导体主体，所述主体的设置在长向具有其间夹一沟道区的源/漏极区域，至少所述沟道在基底上方在横贯长向的截面内具有至少五个平面表面；所述主体的沟道区上的栅极绝缘层；以及在栅极绝缘层上形成的栅极。

公开(公告)号：CN1322016A

公开(公告)日：2001-11-14

申请号：CN01100202.6

申请日：2001-01-05

Applicant: 三星电子株式会社

Inventor： 裵金钟 ,  崔兑僖 ,  金相秀 ,  李化成 ,  李来寅 ,  李庚旭

IPC: H01L29/78 ,  H01L21/02 ,  H01L21/336

CPC classification number: H01L29/66916 ,  H01L21/76254 ,  H01L21/76256 ,  H01L21/76259 ,  H01L27/1203 ,  H01L29/1054 ,  H01L29/66742 ,  H01L29/78612 ,  H01L29/78621 ,  H01L29/78687 ,  H01L29/802

Abstract: CMOS集成电路器件包括电绝缘层和在电绝缘层上的未形变的硅有源层。并在未形变的硅有源层表面上设置绝缘栅电极。在电绝缘层和未形变的硅有源层之间还设置Si1－xGex层。Si1－xGex层与未形变的硅有源层形成第一结,并具有沿从峰值朝未形变的硅有源层的表面延伸的第一方向单调地降低的渐变Ge浓度。

公开(公告)号：CN105914206A

公开(公告)日：2016-08-31

申请号：CN201610098348.8

申请日：2016-02-23

Applicant: 三星电子株式会社

Inventor： 郑在烨 ,  李润锡 ,  金炫助 ,  李化成 ,  郑熙暾 ,  朴世玩 ,  郑宝哲

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823481 ,  H01L21/8232 ,  H01L21/823412 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/0886 ,  H01L27/0924 ,  H01L27/10879 ,  H01L29/0649 ,  H01L29/0843 ,  H01L29/1033 ,  H01L29/41791 ,  H01L29/785

Abstract: 本公开提供了集成电路器件及其制造方法。集成电路器件包括：具有不同导电类型的沟道区的第一和第二鳍型有源区；第一器件隔离层，覆盖第一鳍型有源区的两个侧壁；第二器件隔离层，覆盖第二鳍型有源区的两个侧壁。第一器件隔离层和第二器件隔离层具有不同的堆叠结构。为了制造该集成电路器件，覆盖第一鳍型有源区的两个侧壁的第一器件隔离层和覆盖第二鳍型有源区的两个侧壁的第二器件隔离层在形成第一鳍型有源区和第二鳍型有源区之后形成。第一器件隔离层和第二器件隔离层形成为具有不同的堆叠结构。

公开(公告)号：CN104576540A

公开(公告)日：2015-04-29

申请号：CN201410564455.6

申请日：2014-10-21

Applicant: 三星电子株式会社

Inventor： 金伦楷 ,  尹钟植 ,  李化成 ,  金柄成

IPC: H01L21/8247 ,  H01L21/02 ,  H01L21/027

CPC classification number: H01L21/0337 ,  H01L21/31144

Abstract: 本发明提供了制造半导体器件的方法和用于实现该方法的计算系统。制造半导体器件的方法包括：形成靶层；在靶层上形成第一掩模以暴露第一区；随后在靶层上形成第二掩模以暴露在第一方向上与第一区分开的第二区；随后在暴露的第一区中形成第三掩模以将第一区分为在交叉第一方向的第二方向上彼此分开的第一子区和第二子区；和使用第一至第三掩模蚀刻靶层，使得第一子区和第二子区以及第二区被限定在靶层中。

公开(公告)号：CN100573912C

公开(公告)日：2009-12-23

申请号：CN200510119980.8

申请日：2005-08-22

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  李化成 ,  李浩 ,  申东石 ,  李承换

IPC: H01L29/78 ,  H01L29/38 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L21/26506 ,  H01L21/26513 ,  H01L29/045 ,  H01L29/165 ,  H01L29/32 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66659

Abstract: 本发明的晶体管包括具有{100}晶面的第一表面、高度低于第一表面的{100}晶面的第二表面和将第一表面连接到第二表面的{111}晶面的第三表面的半导体衬底。在第二表面下面形成第一重掺杂杂质区。在第一表面上形成栅极结构。在第二表面和第三表面上形成外延层。在栅极结构的两侧形成第二重掺杂杂质区。第二重掺杂杂质区具有{111}晶面的侧面，从而防止在杂质区之间产生短沟道效应。

公开(公告)号：CN100456439C

公开(公告)日：2009-01-28

申请号：CN200410043316.5

申请日：2004-05-14

Applicant: 三星电子株式会社

Inventor： 李承换 ,  朴文汉 ,  李化成 ,  李浩 ,  柳载润

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7834 ,  H01L29/42376 ,  H01L29/66477 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628

Abstract: 在使用选择性外延生长(SEG)工艺的具有抬高的源极/漏极结构的金属氧化物半导体(MOS)晶体管中，以及在制造具有抬高的源极/漏极结构的MOS晶体管的方法中，在形成外延层后形成源极/漏极扩展结，由此防止源极/漏极结区的恶化。此外，由于采用SEG工艺形成两个栅极隔离物和两个抬高的源极/漏极层，所以源极/漏极扩展结被栅极层的下部部分地覆盖。这缓解了短沟道效应并减小了源极/漏极层中和栅极层中的表面电阻。