-
公开(公告)号：CN105869827A
公开(公告)日：2016-08-17
申请号：CN201610236012.3
申请日：2016-04-15
申请人： 无锡中微晶园电子有限公司
CPC分类号： H01F17/0006 , H01F27/2804 , H01F41/041 , H01F2017/0073 , H01F2017/0086 , H01F2027/2809 , H01L23/645 , H01L28/10
摘要： 本发明提供一种包含有金属、聚酰亚胺及阻挡层结构的器件单元体及制作方法，所述器件单元体包括衬底、绝缘氧化层、第一金属层、第一二氧化硅层、第一氮化硅层、聚酰亚胺、第二金属层、第二二氧化硅层和第二氮化硅层，其特征在于：所述第一金属层和聚酰亚胺依次被第一二氧化硅层和第一氮化硅层隔开的，第二金属层和聚酰亚胺依次被第二二氧化硅层和第二氮化硅层隔开的。本发明应用在片上螺旋变压器，铜作为电感线圈，聚酰亚胺作为线圈间介质，采用金属铜与聚酰亚胺之间的阻挡层结构，可以有效防止铜扩散到聚酰亚胺中，提高器件的耐压，改善器件的性能。
-
公开(公告)号：CN102260860B
公开(公告)日：2013-04-24
申请号：CN201110217318.1
申请日：2011-08-01
申请人： 无锡中微晶园电子有限公司
IPC分类号： C23C16/34
摘要： 本发明涉及一种SONOS结构中氮化硅的生长工艺，其包括如下步骤：a、提供圆片，并放入LPCVD炉管内；b、向LPCVD炉管内通入反应气体SiCl2H2与NH3，以在圆片上生长初始膜层；c、向LPCVD炉管内通入反应气体SiCl2H2及NH3，使LPCVD炉管内反应气体SiCl2H2与NH3体积比为1：10，圆片的初始膜层上生长中间膜层；d、保持LPCVD炉管内反应气体SiCl2H2与NH3体积比为1：10，在上述圆片的中间膜层上生长顶层膜层；e、向LPCVD炉管内继续通入NH3气体，并停止向通入SiCl2H2，使LPCVD炉管内的SiCl2H2充分反应，得到圆片上所需的氮化硅层。本发明采用常用器件制作中的工艺流程，完全和MOS工艺流程兼容；工艺简单，一旦DCS和NH3的流量设定，生长时间设定，生长氮化硅层稳定可控，可用于制备SONOS结构的氮化硅层。
-
公开(公告)号：CN102097311B
公开(公告)日：2012-08-29
申请号：CN201010545902.5
申请日：2010-11-16
申请人： 无锡中微晶园电子有限公司
IPC分类号： H01L21/31 , H01L21/311 , H01L21/02 , H01L21/768
摘要： 本发明涉及一种平坦化方法，其包括如下步骤：a、提供衬底，衬底上设置底层金属连线；b、淀积绝缘介质层；c、涂布光刻胶；d、对衬底及光刻胶进行热处理；e、对衬底及光刻胶进行干法刻蚀，并保留位于金属连线底层台阶处的绝缘介质层；f、用EKC溶液清洗；g、再次淀积绝缘介质层；h、再次涂布光刻胶；i、对上述衬底及光刻胶进行热处理；j、对上述衬底及光刻胶进行干法刻蚀，去除绝缘介质层及所述绝缘介质层上的光刻胶，并保留位于金属连线底层台阶处的绝缘介质层；所述保留的绝缘介质层的厚度与所述底层金属连线的厚度相当；k、对上述衬底通过干法去胶后，再用EKC溶液清洗。本发明工艺步骤简单有效，加工成本低廉，平坦化效果好，安全可靠。
-
公开(公告)号：CN102260860A
公开(公告)日：2011-11-30
申请号：CN201110217318.1
申请日：2011-08-01
申请人： 无锡中微晶园电子有限公司
IPC分类号： C23C16/34
摘要： 本发明涉及一种SONOS结构中氮化硅的生长工艺，其包括如下步骤：a、提供圆片，并放入LPCVD炉管内；b、向LPCVD炉管内通入反应气体SiCl2H2与NH3，以在圆片上生长初始膜层；c、向LPCVD炉管内通入反应气体SiCl2H2及NH3，使LPCVD炉管内反应气体SiCl2H2与NH3体积比为1：10，圆片的初始膜层上生长中间膜层；d、保持LPCVD炉管内反应气体SiCl2H2与NH3体积比为1：10，在上述圆片的中间膜层上生长顶层膜层；e、向LPCVD炉管内继续通入NH3气体，并停止向通入SiCl2H2，使LPCVD炉管内的SiCl2H2充分反应，得到圆片上所需的氮化硅层。本发明采用常用器件制作中的工艺流程，完全和MOS工艺流程兼容；工艺简单，一旦DCS和NH3的流量设定，生长时间设定，生长氮化硅层稳定可控，可用于制备SONOS结构的氮化硅层。
-
公开(公告)号：CN102140645A
公开(公告)日：2011-08-03
申请号：CN201010589325.X
申请日：2010-12-15
申请人： 无锡中微晶园电子有限公司
摘要： 本发明涉及一种硅片激光打标后的清洗工艺，其包括如下步骤：a、将激光打标后的硅片放置在所由HF溶液和水混合形成酸溶液中清洗；b、用去离子水对酸洗后的硅片进行循环冲洗；c、将硅片放入由NH4OH溶液、H2O2溶液和H2O组成的混合溶液清洗，硅片在所述混合溶液中清洗4～6分钟；d、用去离子水对上述酸混合溶液清洗后的硅片进行混合冲洗；e、将硅片再次放入酸溶液中清洗，硅片在所述酸溶液清洗0.5～1分钟；f、将上述再次酸洗后的硅片用去离子水溢流4～6分钟，然后使用去离子水循环冲洗；g、将硅片再次放入由NH4OH溶液、H2O2溶液和H2O组成的混合溶液，清洗4～6分钟；h、将硅片用去离子水循环冲洗。本发明工艺步骤简单，适用性广，操作方便，降低了清洗成本，安全可靠。
-
公开(公告)号：CN102104017A
公开(公告)日：2011-06-22
申请号：CN201010547502.8
申请日：2010-11-16
申请人： 无锡中微晶园电子有限公司
IPC分类号： H01L21/762 , H01L21/311
摘要： 本发明涉及一种CMOS有源区隔离工艺，其包括如下步骤：a、提供第一导电类型衬底，并形成第二导电类型阱区；b、第一导电类型衬底上依次设置第一阻挡层及第二阻挡层；c、涂布光刻胶，并去除场区上的光刻胶；d、去除场区上的第二阻挡层及第一阻挡层；e、在场区上刻蚀形成隔离沟槽；f、设置第一侧墙层及第二侧墙层；g、去除有源区及隔离沟槽槽底上相应的第二侧墙层，在隔离沟槽内形成对应分布的侧墙；h、在场区上氧化得到隔离层；i、去除有源区上相应的第一侧墙层及第二阻挡层，并除去第一导电类型衬底上场区相对应的侧墙；j、去除第一导电类型衬底上的第一阻挡层。本发明工艺操作简单，鸟嘴减小，满足深亚微米COMS工艺的隔离要求。
-
公开(公告)号：CN102097299A
公开(公告)日：2011-06-15
申请号：CN201010547290.3
申请日：2010-11-16
申请人： 无锡中微晶园电子有限公司
IPC分类号： H01L21/02 , H01L21/3205 , H01L21/223
摘要： 本发明涉及一种厚多晶电阻的饱和掺杂工艺，其包括如下步骤：a、提供衬底，衬底上设置有相应氧化物结构；b、在上述衬底的氧化物结构上淀积多晶电阻材料，淀积多晶电阻材料时，根据所需多晶的厚度，将所述上述多晶电阻材料均分多次淀积；c、在上述衬底上形成所需厚度的多晶电阻后，在多晶电阻内进行含磷气体掺杂；d、去除上述多晶电阻上形成的PSG。本发明根据厚多晶电阻的厚度要求，采用多次均匀淀积的方式得到所需厚度的厚多晶电阻，可以减轻炉内副产物的堆积和对泵等硬件的损耗，提高生产稳定性，所有步骤都参照常规工艺，操作简单；多晶掺杂采用饱和掺杂使杂质在晶粒间和晶粒间隙同时扩散，并且分布均匀，片内片间及稳定性都达到生产要求。
-
公开(公告)号：CN101740428A
公开(公告)日：2010-06-16
申请号：CN200910264970.1
申请日：2009-12-15
申请人： 无锡中微晶园电子有限公司
IPC分类号： H01L21/60
CPC分类号： H01L2224/05124 , H01L2224/05624 , H01L2224/45 , H01L2224/45144 , H01L2224/45147 , H01L2224/48624 , H01L2924/00011 , H01L2924/01005 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01079 , H01L2924/01082 , H01L2924/10253 , H01L2924/14 , H01L2924/00014 , H01L2224/48824 , H01L2924/00 , H01L2924/00015 , H01L2924/01006 , H01L2924/00012
摘要： 本发明涉及一种本发明涉及集成电路的生产方法，具体地说是一种用于铜丝键合的金属压焊块厚铝工艺，本发明可以解决芯片键合工艺中铜丝键合要求的压焊块区域厚金属的问题。本发明通过在钝化层上溅射一层厚度为2μm的第二铝层，使第一铝层与第二铝层作为金属焊块部分的整体厚度为3μm，达到铜丝焊压技术的要求。本发明节约成本，便于实现焊接技术的自动化，可以减缓金属化合物的生成，提高键合强度，保证了小尺寸芯片的电路特性，工艺简单，操作方便。
-
公开(公告)号：CN114326336B
公开(公告)日：2024-03-22
申请号：CN202111398197.5
申请日：2021-11-19
申请人： 无锡中微晶园电子有限公司
IPC分类号： G03F9/00
摘要： 本发明公开一种大尺寸芯片曝光方法，属于集成电路制造领域。将待制作的芯片划分为多块芯片拼接而成的结构；制作各块拼接芯片各层电路结构对应的光刻版；将第一块拼接芯片的光刻版图形放置在圆片第一块拼接芯片的位置并对其进行曝光，在圆片上留下一个对准标记的印记；将第二块拼接芯片的光刻版图形放置在圆片第二块拼接芯片的位置，在对准时选择第一块拼接芯片曝光后留下的对准标记，进行对准曝光；以此类推直至完成当前层次所有拼接芯片的曝光。无需制作额外的标记，只需要找到当前层次初次曝光后留下的浅显的对位标记的印记，在本层次后续的曝光时对准此标记进行曝光，即满足本层次图形间的拼接精度，节省一次曝光及腐蚀工艺流程，降低成本。
-
公开(公告)号：CN116741769A
公开(公告)日：2023-09-12
申请号：CN202310047465.1
申请日：2023-01-31
申请人： 无锡中微晶园电子有限公司
IPC分类号： H01L27/02
摘要： 本发明涉及一种回扫型低容双向TVS结构，可用于实现具有低箝位电压的低电容双向TVS产品，包括：衬底层，为P类型重掺杂材料；埋层区，形成于重掺杂P型衬底层中；外延层，为轻掺杂N型外延层；PWELL阱区域，形成于轻掺的外延层中，导电类型为P型；N1区、N2区，形成于轻掺的外延层中，导电类型为N型；N3区，形成于PWELL区域中，导电类型为N型；还包括P+区(P1/P2)。本发明双向TVS结构中将横向SCR与纵向TVS和纵向降容管集成，组成模块，采用重复模块单元形成回扫型低容双向TVS结构，提升了漏电R参数可控性，有效降低籍位电压VC约5％‑10％、提升浪涌电流IPP5％‑10％。
-
-
-
-
-
-
-
-
-
搜索结果
136 条记录 (耗时 0.042 秒)
