公开(公告)号：CN109003962A

公开(公告)日：2018-12-14

申请号：CN201810775880.8

申请日：2018-07-16

申请人： 无锡中微晶园电子有限公司

发明人： 肖志强 ,  陈杰 ,  高向东 ,  王涛

IPC分类号： H01L23/64

摘要： 本发明属于半导体制造技术领域，涉及一种高频硅电容器的制造方法，先在衬底上刻蚀多个沟槽，利用原子沉积技术，形成HfO2介质层，在HfO2介质层表面淀积多晶硅，刻蚀形成通孔，淀积绝缘层，刻蚀形成金属接触孔，溅射金属，形成电极；本发明方法采用最新的原子沉积技术制作HfO2介质层，使得硅电容器的频率特性优于传统的电容器，可靠性较高，同时电容器的容量精度大大提高，提高了产品的成品率。

公开(公告)号：CN102097303B

公开(公告)日：2012-06-20

申请号：CN201010589423.3

申请日：2010-12-15

申请人： 无锡中微晶园电子有限公司

发明人： 高向东 ,  张世权 ,  肖志强 ,  寇春梅

IPC分类号： H01L21/02 ,  H01L21/027 ,  H01L21/3205 ,  H01L21/3213 ,  G03F7/00 ,  G03F7/20

摘要： 本发明涉及一种用于厚金属的光刻工艺，其包括如下步骤：a、在衬底上多次均匀淀积金属材料，使在衬底上形成金属层的厚度为3.9μm～4.1μm；b、在上述金属层上涂布光刻胶，并在所述光刻胶上刻蚀出多个标记窗口，露出标记窗口底部的金属层；c、对标记窗口底部的金属层进行金属腐蚀，露出被金属层遮挡的对位标记；d、去除金属层上的光刻胶；e、在上述金属层上再次涂布光刻胶，所述光刻胶涂布于露出对位标记外的金属层上；f、选择性地掩蔽和刻蚀所述光刻胶，利用上述露出的对位标记作为对位坐标，对金属层进行光刻，在金属层上得到所需的金属图形。本发明能降低表面粗糙度，降低表面晶粒对对位信号的干扰，对位精度高，安全可靠。

公开(公告)号：CN102403200A

公开(公告)日：2012-04-04

申请号：CN201110386481.0

申请日：2011-11-29

申请人： 无锡中微晶园电子有限公司

发明人： 肖志强 ,  陈海峰 ,  李俊 ,  张世权

IPC分类号： H01L21/027

摘要： 本发明涉及一种I线光刻机用双次光刻法实现0.18μm线宽图形的方法，其包括如下步骤：a、第一次光刻：涂覆光刻胶，利用I线光刻机对上述光刻胶进行光刻；b、第一次腐蚀：腐蚀去除上述衬底上的多晶硅；c、第二次光刻套准：在衬底的表面涂覆光刻胶，且在多晶硅对应于与光刻胶相接触一侧表面涂覆掩蔽定位光刻胶，所述掩蔽定位光刻胶与多晶硅一侧的光刻胶连接成一体；利用I线光刻机套刻偏移量来修正使得掩蔽定位光刻胶的宽度为0.18μm；d、第二次腐蚀：腐蚀去除上述衬底上光刻后的多晶硅，得到掩蔽定位光刻胶下方宽度为0.18μm的多晶硅图形。本发明工艺步骤简单方便，利用I线光刻胶得到0.18μm线宽图形，能适用科研开发需要，降低开发成本，安全可靠。

公开(公告)号：CN101740569B

公开(公告)日：2011-11-09

申请号：CN200910264969.9

申请日：2009-12-15

申请人： 无锡中微晶园电子有限公司

发明人： 洪根深 ,  肖志强 ,  高向东

IPC分类号： H01L27/088 ,  H01L23/525 ,  H01L23/552 ,  H01L21/84 ,  H01L21/768

CPC分类号： H01L2924/0002 ,  H01L2924/00

摘要： 本发明涉及一种基于SOI基底的反熔丝单元结构及制备工艺，其包括体硅衬底及位于体硅衬底上的二氧化硅埋层；二氧化硅埋层上至少布置一个MOSFET阱区及至少一个反熔丝下极板，MOSFET阱区与反熔丝下极板利用二氧化硅间隔层相间隔；所述MOSFET阱区及反熔丝下极板上均生长有第一二氧化硅层、第一氮化硅层及第二二氧化硅层，第一二氧化硅层、第一氮化硅层及第二二氧化硅层分别作为MOSFET的栅介质与反熔丝的高阻介质；第二二氧化硅层上依次布置有多晶硅层及硅化物层；MOSFET阱区上对应的多晶硅层与硅化物层作为MOSFET的栅极，反熔丝下极板区对应的多晶硅层与硅化物层作为反熔丝的上极板；MOSFET阱区上设置有MOSFET的源极与漏极，其工艺简单，兼容性及抗辐射性能好。

公开(公告)号：CN102082112A

公开(公告)日：2011-06-01

申请号：CN201010589341.9

申请日：2010-12-15

申请人： 无锡中微晶园电子有限公司

发明人： 陈杰 ,  陈正才 ,  肖志强 ,  李幸和

IPC分类号： H01L21/763 ,  H01L21/02

摘要： 本发明涉及一种5μm深硅隔离槽形成方法，其包括如下步骤：a、提供衬底及位于衬底上的掩蔽层；b、在所述掩蔽层上涂布光刻胶，并在掩蔽层上形成掩蔽层窗口；c、刻蚀所述掩蔽层窗口底部的掩蔽层；d、去除掩蔽层上的光刻胶；e、对衬底进行等离子体反应刻蚀，在衬底上得到隔离槽，隔离槽的深度为4.95～5.05μm；f、对所述衬底及掩蔽层利用混合酸溶液进行清洗；g、在衬底的隔离槽内淀积隔离介质，所述隔离介质填充于隔离槽内，并覆盖于掩蔽层的表面；h、去除所述掩蔽层表面的隔离介质，得到位于隔离槽内的隔离介质；i、去除所述衬底表面的掩蔽层，形成具有隔离槽的衬底。本发明工艺步骤简单，采用常规腐蚀设备，降低加工成本，提高了隔离电压，稳定可靠。

公开(公告)号：CN101202251A

公开(公告)日：2008-06-18

申请号：CN200710134359.8

申请日：2007-10-31

申请人： 无锡中微晶园电子有限公司

发明人： 徐静 ,  肖志强 ,  高向东 ,  李俊

IPC分类号： H01L21/84 ,  H01L21/762 ,  H01L21/311 ,  H01L21/306 ,  H01L21/3065

摘要： 本发明涉及集成电路的生产方法，具体地说是一种用于CMOS/SOI(绝缘体上硅)材料的硅槽刻蚀工艺。所述用于绝缘体上的硅槽刻蚀方法包括位于衬底硅1上的埋氧层2，在埋氧层2上有顶层硅3，其特征是：步骤一、先在顶层硅3上进行传统的热氧化，形成SiO2层4，再在SiO2层4淀积SiN，形成SiN层5；步骤二、在SiN层5上涂常用的光刻胶6，再形成硅槽刻蚀窗口；步骤三、再对硅槽刻蚀窗口进行等离子体反应刻蚀，露出顶层硅3；步骤四、用混合酸对露出的顶层硅3进行各向同性的硅槽腐蚀；步骤五、对上述经混合酸腐蚀过的顶层硅3继续进行等离子体反应刻蚀，形成硅槽；步骤六、对硅槽进行传统的LOCOS氧化。本发明可以减缓完全干法硅槽刻蚀+LOCOS氧化隔离工艺中，硅槽形貌过于陡直的状况。

公开(公告)号：CN101179018A

公开(公告)日：2008-05-14

申请号：CN200710135518.6

申请日：2007-11-16

申请人： 无锡中微晶园电子有限公司

发明人： 肖志强 ,  徐静 ,  李俊 ,  高向东 ,  吴晓鸫

IPC分类号： H01L21/28 ,  H01L21/3065 ,  H01L21/311 ,  G03F7/42

摘要： 本发明涉及CMOS制程中SONOS结构(Silicon－Oxide－Ntride－Oxide－Silicon)的腐蚀工艺，特别是存储器单元中超薄的ONO结构。本发明可以降低超薄SONOS结构腐蚀工艺中的损伤，且技术简单，适用于基于SONOS结构的存储器工艺制程。按照本发明提供的技术方案，用于存储器单元的SONOS结构腐蚀工艺包括依次叠加在衬底硅上面的底部隧道氧化层、中间SiN层、顶层SiO2层及多晶硅，其特征是：第一步，在多晶硅的局部表面进行光刻；第二步，用等离子体反应刻蚀未被光刻胶覆盖的多晶硅；第三步，用浓度约为0.5％的HF溶液腐蚀掉顶层SiO2层；第四步，去除上述光刻胶；第五步，用98％的H3PO4溶液腐蚀掉中间SiN层。

公开(公告)号：CN102097311B

公开(公告)日：2012-08-29

申请号：CN201010545902.5

申请日：2010-11-16

申请人： 无锡中微晶园电子有限公司

发明人： 肖志强 ,  黄蕴 ,  张明 ,  吴建伟

IPC分类号： H01L21/31 ,  H01L21/311 ,  H01L21/02 ,  H01L21/768

摘要： 本发明涉及一种平坦化方法，其包括如下步骤：a、提供衬底，衬底上设置底层金属连线；b、淀积绝缘介质层；c、涂布光刻胶；d、对衬底及光刻胶进行热处理；e、对衬底及光刻胶进行干法刻蚀，并保留位于金属连线底层台阶处的绝缘介质层；f、用EKC溶液清洗；g、再次淀积绝缘介质层；h、再次涂布光刻胶；i、对上述衬底及光刻胶进行热处理；j、对上述衬底及光刻胶进行干法刻蚀，去除绝缘介质层及所述绝缘介质层上的光刻胶，并保留位于金属连线底层台阶处的绝缘介质层；所述保留的绝缘介质层的厚度与所述底层金属连线的厚度相当；k、对上述衬底通过干法去胶后，再用EKC溶液清洗。本发明工艺步骤简单有效，加工成本低廉，平坦化效果好，安全可靠。

公开(公告)号：CN102403200B

公开(公告)日：2013-06-26

申请号：CN201110386481.0

申请日：2011-11-29

申请人： 无锡中微晶园电子有限公司

发明人： 肖志强 ,  陈海峰 ,  李俊 ,  张世权

IPC分类号： H01L21/027

摘要： 本发明涉及一种I线光刻机用双次光刻法实现0.18μm线宽图形的方法，其包括如下步骤：a、第一次光刻：涂覆光刻胶，利用I线光刻机对上述光刻胶进行光刻；b、第一次腐蚀：腐蚀去除上述衬底上的多晶硅；c、第二次光刻套准：在衬底的表面涂覆光刻胶，且在多晶硅对应于与光刻胶相接触一侧表面涂覆掩蔽定位光刻胶，所述掩蔽定位光刻胶与多晶硅一侧的光刻胶连接成一体；利用I线光刻机套刻偏移量来修正使得掩蔽定位光刻胶的宽度为0.18μm；d、第二次腐蚀：腐蚀去除上述衬底上光刻后的多晶硅，得到掩蔽定位光刻胶下方宽度为0.18μm的多晶硅图形。本发明工艺步骤简单方便，利用I线光刻胶得到0.18μm线宽图形，能适用科研开发需要，降低开发成本，安全可靠。

公开(公告)号：CN101740569A

公开(公告)日：2010-06-16

申请号：CN200910264969.9

申请日：2009-12-15

申请人： 无锡中微晶园电子有限公司

发明人： 洪根深 ,  肖志强 ,  高向东

IPC分类号： H01L27/088 ,  H01L23/525 ,  H01L23/552 ,  H01L21/84 ,  H01L21/768

CPC分类号： H01L2924/0002 ,  H01L2924/00

摘要： 本发明涉及一种基于SOI基底的反熔丝单元结构及制备工艺，其包括体硅衬底及位于体硅衬底上的二氧化硅埋层；二氧化硅埋层上至少布置一个MOSFET阱区及至少一个反熔丝下极板，MOSFET阱区与反熔丝下极板利用二氧化硅间隔层相间隔；所述MOSFET阱区及反熔丝下极板上均生长有第一二氧化硅层、第一氮化硅层及第二二氧化硅层，第一二氧化硅层、第一氮化硅层及第二二氧化硅层分别作为MOSFET的栅介质与反熔丝的高阻介质；第二二氧化硅层上依次布置有多晶硅层及硅化物层；MOSFET阱区上对应的多晶硅层与硅化物层作为MOSFET的栅极，反熔丝下极板区对应的多晶硅层与硅化物层作为反熔丝的上极板；MOSFET阱区上设置有MOSFET的源极与漏极，其工艺简单，兼容性及抗辐射性能好。