公开(公告)号：CN101866909A

公开(公告)日：2010-10-20

申请号：CN201010167369.3

申请日：2007-12-28

Applicant: 瑞萨电子株式会社

Inventor： 大泽通孝 ,  金泽孝光

IPC: H01L25/07 ,  H01L23/495

Abstract: 现有的半导体模块由于使用了绝缘基板以及在其上形成的配线层，所以提高了成本，为了克服该缺点，本发明提供一种双向开关模块。其构成为，在成为散热板的第1金属底板上，载置具有与所述双向开关电路的第1节点连接的接合电极的第1半导体元件，并且同样地在成为散热板的第2金属底板上，载置具有与所述双向开关电路的第2节点连接的接合电极的第2半导体元件。所述第1半导体元件的所述接合电极与所述第1金属底板为同一电位，并且所述第2半导体元件的所述接合电极与所述第2金属底板为同一电位。并且，各金属底板与所述各半导体元件的非接合电极分别利用金属细线进行连接，构成所述双向开关电路。

公开(公告)号：CN105470226B

公开(公告)日：2020-05-19

申请号：CN201510632177.8

申请日：2015-09-29

Applicant: 瑞萨电子株式会社

Inventor： 舩津胜彦 ,  佐藤幸弘 ,  金泽孝光 ,  小井土雅宽 ,  田谷博美

IPC: H01L23/488

Abstract: 本发明提供一种半导体器件，其目的在于，抑制半导体器件的可靠性降低。半导体器件具有：形成在陶瓷衬底(CS1)上的多个金属图案(MP)；和搭载在多个金属图案(MP)中的一部分上的半导体芯片(CP)。另外，在多个金属图案(MP)的周缘部形成有多个凹部(DP)。另外，在多个金属图案(MP)中的与半导体芯片(CP)重叠的区域不形成多个凹部(DP)。另外，在多个金属图案(MP)中的、配置在最靠近陶瓷衬底(CS1)的上表面(CSt)的周缘部的位置的多个金属图案(MPT)上设置有多个凹部(DP)。

公开(公告)号：CN107104057B

公开(公告)日：2019-08-13

申请号：CN201710264506.7

申请日：2011-09-30

Applicant: 瑞萨电子株式会社

Inventor： 金泽孝光 ,  秋山悟

IPC: H01L21/60 ,  H01L21/822 ,  H01L27/04 ,  H01L25/07 ,  H01L25/18 ,  H01L25/065

Abstract: 提供一种能够提高半导体器件的可靠性的技术。在本发明中，形成在半导体芯片(CHP1)的表面的栅极焊盘(GPj)以相较于其他引线(漏极引线(DL)和栅极引线(GL))更靠近源极引线(SL)的方式配置。其结果为，根据本发明，能够缩短栅极焊盘(GPj)与源极引线(SL)之间的距离，因此，能够缩短连接栅极焊盘(GPj)和源极引线(SL)的导线(Wgj)的长度。由此可知，根据本发明，能够充分地降低存在于导线(Wgj)的寄生电感。

公开(公告)号：CN105679728B

公开(公告)日：2019-08-13

申请号：CN201510876267.1

申请日：2015-12-03

Applicant: 瑞萨电子株式会社

Inventor： 御田村和宏 ,  板东晃司 ,  佐藤幸弘 ,  金泽孝光

IPC: H01L23/48 ,  H01L27/082

Abstract: 本发明涉及半导体装置，提高半导体装置的放热特性。例如，半导体装置(PKG1)具有与搭载了成为热源的半导体芯片(CHP1)的芯片搭载部(TAB1)的第2部分(P2)连接的引线(LD1A(P2))以及与搭载了成为热源的半导体芯片(CHP1)的芯片搭载部(TAB1)的第3部分(P3)连接的引线(LD1A(P3))。并且，引线(LD1A(P2))与引线(LD1A(P3))分别具有从密封体(MR)突出的突出部分。由此，能够提高半导体装置(PKG1)的放热特性。

公开(公告)号：CN103843122B

公开(公告)日：2017-04-05

申请号：CN201180073865.5

申请日：2011-09-30

Applicant: 瑞萨电子株式会社

Inventor： 金泽孝光 ,  秋山悟

IPC: H01L21/60 ,  H01L21/822 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/04

CPC classification number: H01L25/072 ,  H01L21/8213 ,  H01L23/3107 ,  H01L23/3142 ,  H01L23/4952 ,  H01L23/49524 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/5384 ,  H01L23/5386 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/34 ,  H01L24/37 ,  H01L24/40 ,  H01L24/41 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L27/0207 ,  H01L27/0617 ,  H01L27/088 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/808 ,  H01L29/8083 ,  H01L2224/04034 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/0603 ,  H01L2224/291 ,  H01L2224/29139 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/3701 ,  H01L2224/3702 ,  H01L2224/371 ,  H01L2224/37147 ,  H01L2224/40105 ,  H01L2224/40145 ,  H01L2224/40245 ,  H01L2224/40247 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/4903 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/73221 ,  H01L2224/73263 ,  H01L2224/73265 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/10253 ,  H01L2924/10272 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/12041 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/30107 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/48227 ,  H01L2924/00 ,  H01L2224/84

Abstract: 提供一种能够提高半导体器件的可靠性的技术。在本发明中，形成在半导体芯片（CHP1）的表面的栅极焊盘（GPj）以相较于其他引线（漏极引线（DL）和栅极引线（GL））更靠近源极引线（SL）的方式配置。其结果为，根据本发明，能够缩短栅极焊盘（GPj）与源极引线（SL）之间的距离，因此，能够缩短连接栅极焊盘（GPj）和源极引线（SL）的导线（Wgj）的长度。由此可知，根据本发明，能够充分地降低存在于导线（Wgj）的寄生电感。

公开(公告)号：CN105470248A

公开(公告)日：2016-04-06

申请号：CN201510633696.6

申请日：2015-09-29

Applicant: 瑞萨电子株式会社

Inventor： 佐藤幸弘 ,  舩津胜彦 ,  金泽孝光 ,  小井土雅宽 ,  田谷博美

IPC: H01L25/10 ,  H01L25/11 ,  H01L23/528

Abstract: 本发明提供一种半导体器件，抑制半导体器件的可靠性降低。半导体器件具有形成于陶瓷衬底(CS1)上的多个金属图案(MP)以及搭载于多个金属图案(MP)的多个半导体芯片。另外，多个金属图案(MP)具有相互相对的金属图案(MPH)和金属图案(MPU)。另外，设置于金属图案(MPH)与金属图案(MPU)之间且从多个金属图案(MP)暴露的区域(EX1)沿着金属图案(MPH)的延伸方向以锯齿状延伸。

公开(公告)号：CN103843122A

公开(公告)日：2014-06-04

申请号：CN201180073865.5

申请日：2011-09-30

Applicant: 瑞萨电子株式会社

Inventor： 金泽孝光 ,  秋山悟

IPC: H01L21/60 ,  H01L21/822 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/04

CPC classification number: H01L25/072 ,  H01L21/8213 ,  H01L23/3107 ,  H01L23/3142 ,  H01L23/4952 ,  H01L23/49524 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/5384 ,  H01L23/5386 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/34 ,  H01L24/37 ,  H01L24/40 ,  H01L24/41 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L27/0207 ,  H01L27/0617 ,  H01L27/088 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/808 ,  H01L29/8083 ,  H01L2224/04034 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/0603 ,  H01L2224/291 ,  H01L2224/29139 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/3701 ,  H01L2224/3702 ,  H01L2224/371 ,  H01L2224/37147 ,  H01L2224/40105 ,  H01L2224/40145 ,  H01L2224/40245 ,  H01L2224/40247 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/4903 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/73221 ,  H01L2224/73263 ,  H01L2224/73265 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/10253 ,  H01L2924/10272 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/12041 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/30107 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/48227 ,  H01L2924/00 ,  H01L2224/84

Abstract: 提供一种能够提高半导体器件的可靠性的技术。在本发明中，形成在半导体芯片（CHP1）的表面的栅极焊盘（GPj）以相较于其他引线（漏极引线（DL）和栅极引线（GL））更靠近源极引线（SL）的方式配置。其结果为，根据本发明，能够缩短栅极焊盘（GPj）与源极引线（SL）之间的距离，因此，能够缩短连接栅极焊盘（GPj）和源极引线（SL）的导线（Wgj）的长度。由此可知，根据本发明，能够充分地降低存在于导线（Wgj）的寄生电感。

公开(公告)号：CN205039141U

公开(公告)日：2016-02-17

申请号：CN201520764326.1

申请日：2015-09-29

Applicant: 瑞萨电子株式会社

Inventor： 佐藤幸弘 ,  舩津胜彦 ,  金泽孝光 ,  小井土雅宽 ,  田谷博美

IPC: H01L23/12 ,  H01L23/488

CPC classification number: H01L25/0655 ,  H01L21/4846 ,  H01L23/049 ,  H01L23/24 ,  H01L23/3735 ,  H01L23/49838 ,  H01L23/49844 ,  H01L23/49861 ,  H01L24/09 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L25/072 ,  H01L25/16 ,  H01L25/18 ,  H01L2224/0603 ,  H01L2224/0905 ,  H01L2224/32225 ,  H01L2224/45014 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/48227 ,  H01L2224/4846 ,  H01L2224/48472 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/16151 ,  H01L2924/16251 ,  H01L2924/181 ,  H02M7/219 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本实用新型提供一种半导体器件，抑制半导体器件的可靠性降低。半导体器件具有形成于陶瓷衬底(CS1)上的多个金属图案(MP)以及搭载于多个金属图案(MP)的多个半导体芯片。另外，多个金属图案(MP)具有相互相对的金属图案(MPH)和金属图案(MPU)。另外，设置于金属图案(MPH)与金属图案(MPU)之间且从多个金属图案(MP)暴露的区域(EX1)沿着金属图案(MPH)的延伸方向以锯齿状延伸。

公开(公告)号：CN205159307U

公开(公告)日：2016-04-13

申请号：CN201520987395.9

申请日：2015-12-03

Applicant: 瑞萨电子株式会社

Inventor： 御田村和宏 ,  板东晃司 ,  佐藤幸弘 ,  金泽孝光

IPC: H01L23/48 ,  H01L27/082

CPC classification number: H02M7/537 ,  H01L23/3107 ,  H01L23/49551 ,  H01L23/49555 ,  H01L23/49562 ,  H01L23/49568 ,  H01L23/49575 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L27/0664 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/7397 ,  H01L29/861 ,  H01L29/8611 ,  H01L2224/0603 ,  H01L2224/29101 ,  H01L2224/32245 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/0781 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/1815 ,  H02M7/003 ,  H02P27/06 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/014

Abstract: 本实用新型涉及半导体装置。本实用新型解决的一个问题是如何能够提高半导体装置的放热特性。本实用新型的半导体装置具有：具有第1部分与第2部分的第1芯片搭载部；第2芯片搭载部；第3芯片搭载部；第1半导体芯片；第2半导体芯片；第3半导体芯片；第4半导体芯片；第1引线；与所述第1芯片搭载部的所述第2部分连结的第2引线；第3引线；以及密封体，其中所述第1引线、所述第2引线与所述第3引线分别具有从所述密封体的所述第1侧面突出的突出部分。本实用新型的一个用途是适用于能够提高半导体装置的放热特性的半导体装置。

公开(公告)号：CN205081110U

公开(公告)日：2016-03-09

申请号：CN201520762772.9

申请日：2015-09-29

Applicant: 瑞萨电子株式会社

Inventor： 舩津胜彦 ,  佐藤幸弘 ,  金泽孝光 ,  小井土雅宽 ,  田谷博美

IPC: H01L23/12 ,  H01L23/13

CPC classification number: H01L23/49838 ,  H01L21/52 ,  H01L21/54 ,  H01L23/02 ,  H01L23/04 ,  H01L23/053 ,  H01L23/057 ,  H01L23/10 ,  H01L23/12 ,  H01L23/15 ,  H01L23/16 ,  H01L23/3735 ,  H01L23/495 ,  H01L23/49541 ,  H01L23/49548 ,  H01L23/498 ,  H01L23/49811 ,  H01L23/49844 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L25/071 ,  H01L25/072 ,  H01L29/41708 ,  H01L2224/05553 ,  H01L2224/0603 ,  H01L2224/29101 ,  H01L2224/32225 ,  H01L2224/45014 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48101 ,  H01L2224/48106 ,  H01L2224/4813 ,  H01L2224/48227 ,  H01L2224/4846 ,  H01L2224/48472 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/1304 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/181 ,  H02S40/32 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2924/014 ,  H01L2224/85399

Abstract: 本实用新型提供一种半导体器件，其目的在于，抑制半导体器件的可靠性降低。半导体器件具有：形成在陶瓷衬底(CS1)上的多个金属图案(MP)；和搭载在多个金属图案(MP)中的一部分上的半导体芯片(CP)。另外，在多个金属图案(MP)的周缘部形成有多个凹部(DP)。另外，在多个金属图案(MP)中的与半导体芯片(CP)重叠的区域不形成多个凹部(DP)。另外，在多个金属图案(MP)中的、配置在最靠近陶瓷衬底(CS1)的上表面(CSt)的周缘部的位置的多个金属图案(MPT)上设置有多个凹部(DP)。