组合电路、集成电路及其制造方法

    公开(公告)号:CN114927531A

    公开(公告)日:2022-08-19

    申请号:CN202210111660.1

    申请日:2022-01-29

    Abstract: 本发明的实施例公开了组合电路、集成电路及其制造方法。诸如集成电路器件的电路器件由包括两个或更多个级联晶体管以及布置在级联晶体管上方的一个或多个金属层的组合电路构成。级联晶体管包括多个内部节点(例如,公共源极/漏极区)。多个内部节点不连接到一个或多个金属层中的公共金属带(相同的金属带)。内部节点和公共金属带之间不存在连接,可以减少或消除内部节点上的负载。级联晶体管中的晶体管彼此独立。

    电子器件及其操作方法
    12.
    发明公开

    公开(公告)号:CN113284526A

    公开(公告)日:2021-08-20

    申请号:CN202110129581.9

    申请日:2021-01-29

    Abstract: 本发明的实施例公开了一种电子器件及其操作方法,该电子器件包括用于第一电源域的第一电源轨和用于第二电源域的第二电源轨。第一电路块连接到第一电源轨,第二电路块连接到第二电源轨。第一电路块和第二电路块均连接至虚拟VSS端子。脚部电路连接在虚拟VSS端子与地端子之间,并且该脚部电路配置为选择性地控制虚拟VSS端子与地端子之间的连接。

    集成电路器件、存储器宏及其制造方法

    公开(公告)号:CN118042817A

    公开(公告)日:2024-05-14

    申请号:CN202311798192.0

    申请日:2023-12-25

    Abstract: 一种存储器宏包括:输入/输出(I/O)电路,位于半导体晶圆中,存储器单元列,包括在半导体晶圆中远离I/O电路延伸的连续存储器单元的第一子集和第二子集,其中第一子集定位于I/O电路和第二子集之间,第一位线,耦接到I/O电路,并且沿着第一子集在半导体晶圆的前侧或背侧中的一个上延伸并且终止于第二子集,以及第二位线,耦接到I/O电路,并且沿着第一子集和第二子集在前侧或背侧中的另一个上延伸。第一子集的每个存储器单元电连接到第一位线,并且第二子集的每个存储器单元电连接到第二位线。本申请的实施例还涉及一种集成电路器件及制造存储器宏的方法。

    半导体器件及其形成方法
    16.
    发明公开

    公开(公告)号:CN115440724A

    公开(公告)日:2022-12-06

    申请号:CN202210632574.5

    申请日:2022-06-06

    Abstract: 本发明的实施例涉及半导体器件及其形成方法。半导体器件包括:衬底;以及单元区,具有相对于第一方向相对的第一侧和第二侧,单元区包括形成在衬底中在第一方向上延伸的有源区;相对于在垂直于第一方向的第二方向上的假想第一参考线,有源区的第一多数具有与第一参考线对齐的第一端部,第一侧平行于且靠近第一参考线;相对于在第二方向上的假想第二参考线,有源区的第二多数具有与第二参考线对齐的第二端部,第二侧平行于且靠近第二参考线;以及栅极结构,对应地位于有源区中的第一有源区和第二有源区上;以及其中,相对于第二方向,栅极结构中的所选择栅极结构的第一端部邻接位于第一有源区和第二有源区之间的中间区。

    三维交叉存取双端口位单元设计

    公开(公告)号:CN104425007B

    公开(公告)日:2017-10-13

    申请号:CN201310551997.5

    申请日:2013-11-08

    Abstract: 本发明提供了一种半导体存储器,其包括具有被布置为多行和多列的多个交叉存取双端口位单元的双端口存储阵列,多个交叉存取双端口位单元中的每一个都具有两个交叉存取端口以用于从交叉存取双端口位单元读出和写入一位或多位数据。半导体存储器还包括与双端口存储阵列的多个行中的至少一行相关的字线对,字线对被配置为传输行选择信号对以用于在行中的一个或多个交叉存取双端口位单元上启动一个或多个读出和写入操作。半导体存储器还包括与双端口存储器阵列的多个列中的至少一列相关的列选择线对,列选择线对被配置为传输列选择信号对以用于在列中的交叉存取双端口位单元上启动读出和写入操作。本发明还提供了一种对双端口存储阵列实施的方法。

Patent Agency Ranking