-
公开(公告)号：CN103066070B
公开(公告)日：2015-07-22
申请号：CN201210241809.4
申请日：2012-07-12
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/3086 , H01L21/31144 , H01L27/0207
Abstract: 本发明提供了集成电路设计方法的一个实施例。该方法包括接收具有多个IC部件的IC设计布局。该方法包括根据IC设计布局标识出：作为第一布局的简单部件，其中第一布局不违背设计规则；以及作为第二布局的复杂部件，其中第二布局违背设计规则。该方法还包括：由第二布局生成第三布局和第四布局，其中，第三布局包括满足设计规则的复杂部件和连接部件，并且第四布局包括修整部件。本发明还提供了一种采用三重图案化的集成电路方法。
-
公开(公告)号：CN103367407A
公开(公告)日：2013-10-23
申请号：CN201210418806.3
申请日：2012-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
CPC classification number: H01L21/28123 , H01L29/42372 , H01L29/78
Abstract: 本发明提供一种半导体器件。该半导体器件包括在衬底上方形成的不通电的伪栅极。伪栅极具有伸长的形状并且沿着第一方向定向。半导体器件包括在衬底上方形成的第一功能栅极。第一功能栅极具有伸长的形状并且沿着第一方向定向。第一功能栅极在与第一方向垂直的第二方向上与伪栅极分离。第一导电接触件形成在第一功能栅极上。半导体器件包括在衬底上方形成的第二功能栅极。第二功能栅极具有伸长的形状并且沿着第一方向定向。第二功能栅极在第一方向上与伪栅极对准并且与伪栅极物理分离。第二导电接触件形成在第二功能栅极上。本发明提供了不通电的伪栅极。
-
公开(公告)号：CN103165415A
公开(公告)日：2013-06-19
申请号：CN201210213759.9
申请日：2012-06-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/28 , H01L21/336 , H01L29/423 , H01L29/78
CPC classification number: H01L21/0337 , H01L21/28132 , H01L21/3086 , H01L21/32139 , H01L27/10826 , H01L29/42376 , H01L29/517 , H01L29/66795 , H01L29/78 , H01L29/785
Abstract: 本发明公开了一种制造半导体器件的方法，包括：在提供的衬底上形成多个线元件。所述多个线元件包括：第一线元件，具有第一宽度的第一区和第二宽度的偏移区。所述第二宽度不同于所述第一宽度。然后形成与多个线部件中的包括偏移区的每一个的侧壁邻接的间隔元件，在偏移区所述间隔元件可被移位。在形成所述间隔元件后，从所述衬底去除从衬底开始的所述多个线元件。在去除所述多个线元件后使用所述间隔元件蚀刻下面的层。本发明还公开了具有偏移部件的半导体器件。
-
公开(公告)号：CN109786221A
公开(公告)日：2019-05-21
申请号：CN201811313606.5
申请日：2018-11-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/66 , H01L23/544
Abstract: 一种于基板上制造结构的方法。此方法包含：将参考图案的图像投影到具有第一图案化层的基板上，此第一图案化层包含多个第一对准标记和多个第一叠对测量标记，且参考图案包含多个第二对准标记和多个第二叠对测量标记；基于这些第一对准标记和这些第二对准标记，将第一图案化层对准参考图案的图像，获得这些第一叠对测量标记与这些第二叠对测量标记的预叠对建图(pre-overlay mapping)；以及决定补偿数据，此补偿数据指出这些第一叠对测量标记和这些第二叠对测量标记的预叠对建图的信息。
-
公开(公告)号：CN105470302B
公开(公告)日：2018-08-28
申请号：CN201510411909.0
申请日：2015-07-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/66 , H01L21/28
CPC classification number: H01L29/66545 , H01L21/823431 , H01L21/823437 , H01L21/823481 , H01L29/0649 , H01L29/0847 , H01L29/66795 , H01L29/785 , H01L29/7856
Abstract: 本发明提供一种在多栅极器件结构内实施伪栅极结构的结构和方法，其中包括半导体器件，该半导体器件包括将第一有源区和第二有源区分隔开的隔离区。第一有源区邻近隔离区的第一侧而第二有源区邻近隔离区的第二侧。包括源极、漏极和栅极的器件形成在第一有源区内。源极区和漏极区中的其中一个邻近隔离区设置。伪栅极至少部分地形成在隔离区上方且邻近于源极区和漏极区中邻近隔离区设置的其中那个区域。在多个实例中，栅极包括具有第一厚度的第一介电层而伪栅极包括具有大于第一厚度的第二厚度的第二介电层。
-
Patent Agency Ranking
公开(公告)号：CN107193190A
公开(公告)日：2017-09-22
申请号：CN201611007808.8
申请日：2016-11-16
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L22/20 , G03F7/70625 , G03F7/70641 , H01L22/12 , H01L22/30 , H01L22/34 , G03F9/7026
Abstract: 本公开提供一种焦距监测方法，包括使用第一焦距条件处理第一硅晶圆，第一硅晶圆包括：第一测试图案以及第二测试图案，第一测试图案以及第二测试图案不同。此方法还包括判定用于第一测试图案的第一临界尺寸；判定用于第二测试图案的第二临界尺寸；基于第一临界尺寸以及第二临界尺寸判定焦距值差值；以及使用第二焦距条件处理第二硅晶圆，而第二焦距条件是基于焦距值差值。
-
公开(公告)号：CN103456774B
公开(公告)日：2016-05-18
申请号：CN201210382566.6
申请日：2012-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L23/528 , H01L21/28 , H01L21/768
CPC classification number: H01L23/522 , H01L21/76895 , H01L27/0207 , H01L29/4238 , H01L29/66545 , H01L2924/0002 , H01L2924/00
Abstract: 本公开提供了一种具有非正交元件的半导体器件，其包括第一栅极结构区段和共线的第二栅极结构区段以及第三栅极结构区段和共线的第四栅极结构区段。互连件从第一栅极结构区段延伸至第四栅极结构区段。互连件设置在第一栅极结构区段和第四栅极结构区段之上。互连件可以形成在半导体器件的接触层上或与接触层共面。
-
公开(公告)号：CN103165415B
公开(公告)日：2016-05-04
申请号：CN201210213759.9
申请日：2012-06-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/28 , H01L21/336 , H01L29/423 , H01L29/78
CPC classification number: H01L21/0337 , H01L21/28132 , H01L21/3086 , H01L21/32139 , H01L27/10826 , H01L29/42376 , H01L29/517 , H01L29/66795 , H01L29/78 , H01L29/785
Abstract: 本发明公开了一种制造半导体器件的方法，包括：在提供的衬底上形成多个线元件。所述多个线元件包括：第一线元件，具有第一宽度的第一区和第二宽度的偏移区。所述第二宽度不同于所述第一宽度。然后形成与多个线部件中的包括偏移区的每一个的侧壁邻接的间隔元件，在偏移区所述间隔元件可被移位。在形成所述间隔元件后，从所述衬底去除从衬底开始的所述多个线元件。在去除所述多个线元件后使用所述间隔元件蚀刻下面的层。本发明还公开了具有偏移部件的半导体器件。
-
公开(公告)号：CN103163730A
公开(公告)日：2013-06-19
申请号：CN201210102118.6
申请日：2012-04-09
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F7/2022 , G03F7/0045 , G03F7/095 , G03F7/2004 , G03F7/203 , G03F7/32 , H01L21/0274
Abstract: 本发明描述了一种在衬底上形成图案的方法。该方法包括提供衬底，在衬底上方形成感光层，通过第一掩模使感光层暴露于第一曝光能量，通过第二掩模使感光层暴露于第二曝光能量，烘烤感光层，以及使经曝光的感光层显影。该感光层包括转变成溶于显影液的聚合物、至少一种光生酸剂(PAG)、以及至少一种光生碱剂(PBG)。暴露于第二曝光能量的层的一部分与暴露于第一曝光能量的一部分重叠。本发明提供了利用化学增幅型光刻胶组合物进行小沟槽图案化的方法。
-
公开(公告)号：CN102332448A
公开(公告)日：2012-01-25
申请号：CN201110199199.1
申请日：2011-07-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544 , H01L21/762
CPC classification number: G03F9/7084 , G03F9/7076 , G03F9/708 , H01L21/76229
Abstract: 本发明提供一种半导体结构及半导体结构的制造方法。在一实施例中，半导体结构包含具有组件区与对准区的基材；位于对准区中且具有第一深度D1的第一浅沟渠隔离(STI)特征；位于组件区中且具有第二深度D2的第二STI特征；具有图案化特征的对准标记，其中图案化特征是覆盖在对准区中的第一STI特征之上；以及形成在组件区中的主动区之上的栅极堆叠。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.029 seconds)
